요약 | 본 발명에 의한 ESD 보호회로는, 양의 단자, 기준전위 및 제2 노드에 연결되고, 제1 N웰과 제1 P웰 상에 형성되며, 상기 제1 N웰과 상기 제1 P웰에 의하여 소정의 임계값에서 애벌런치 항복이 발생되고, 상기 애벌런치 항복에 상응하여 출력전압 또는 출력전류를 제공하는 제1 정전기방전보호부 및 상기 양의 단자, 음의 단자 및 상기 제2 노드에 연결되고, 제2 N웰과 제2 P웰 상에 형성되며, 상기 출력전압 또는 상기 출력전류를 제공받아 상기 제2 N웰과 상기 제2 P웰에 의하여 트리거 동작을 수행하고, 플로팅 N+도핑영역 및 플로팅 P+도핑영역 중 적어도 어느 하나를 이용하여 홀딩전압을 형성하는 제2 정전기방전보호부를 포함한다. |
---|---|
Int. CL | H01L 27/04 (2006.01) |
CPC | H01L 27/0262(2013.01) H01L 27/0262(2013.01) |
출원번호/일자 | 1020120138825 (2012.12.03) |
출원인 | 단국대학교 산학협력단 |
등록번호/일자 | 10-1476005-0000 (2014.12.17) |
공개번호/일자 | 10-2014-0071013 (2014.06.11) 문서열기 |
공고번호/일자 | (20141223) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2013.06.04) |
심사청구항수 | 10 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 단국대학교 산학협력단 | 대한민국 | 경기도 용인시 수지구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 구용서 | 대한민국 | 서울 강남구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인이상 | 대한민국 | 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 단국대학교 산학협력단 | 대한민국 | 경기도 용인시 수지구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.12.03 | 수리 (Accepted) | 1-1-2012-0999525-17 |
2 | [심사청구]심사청구(우선심사신청)서 [Request for Examination] Request for Examination (Request for Preferential Examination) |
2013.06.04 | 수리 (Accepted) | 1-1-2013-0497714-44 |
3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.01.06 | 수리 (Accepted) | 4-1-2014-0000870-18 |
4 | 의견제출통지서 Notification of reason for refusal |
2014.04.22 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0273460-36 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.06.20 | 수리 (Accepted) | 1-1-2014-0576252-73 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.06.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0576253-18 |
7 | 최후의견제출통지서 Notification of reason for final refusal |
2014.06.25 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0436426-17 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.08.13 | 수리 (Accepted) | 1-1-2014-0767741-12 |
9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.08.13 | 보정승인 (Acceptance of amendment) | 1-1-2014-0767742-68 |
10 | 등록결정서 Decision to grant |
2014.12.16 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0859687-71 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.10.26 | 수리 (Accepted) | 4-1-2020-5239146-54 |
번호 | 청구항 |
---|---|
1 |
1 양의 단자, 기준전위 및 제2 노드에 연결되고, 제1 N웰과 제1 P웰 상에 형성되며, 상기 제1 N웰과 상기 제1 P웰에 의하여 소정의 임계값에서 애벌런치 항복이 발생되고, 상기 애벌런치 항복에 상응하여 출력전압 또는 출력전류를 제공하는 제1 정전기방전보호부; 및상기 양의 단자, 상기 기준전위와 다른 노드에 형성된 음의 단자 및 상기 제2 노드에 연결되고, 제2 N웰과 제2 P웰 상에 형성되며, 상기 출력전압 또는 상기 출력전류를 제공받아 상기 제2 N웰과 상기 제2 P웰에 의하여 트리거 동작을 수행하고, 플로팅 N+도핑영역 및 플로팅 P+도핑영역 중 적어도 어느 하나를 이용하여 홀딩전압을 형성하는 제2 정전기방전보호부를 포함하고,상기 제1 정전기방전보호부는,상기 양의 단자에 연결되고, 상기 제1 N웰 상에 형성되며, 고농도로 도핑된 제1 N+도핑영역;상기 제2 노드에 연결되고, 상기 제1 P웰 상에 형성되며, 고농도로 도핑된 제2 N+도핑영역;상기 기준전위에 연결되고, 상기 제1 P웰 상에 형성되며, 고농도로 도핑된 제1 P+도핑영역;상기 제1 P웰과 상기 제1 P+도핑영역 사이에 연결된 제1 P웰 저항; 및상기 기준전위에 연결되고, 상기 제1 P웰 표면에 형성되며, 게이트 전극 및 게이트 산화막을 포함하는 게이트를 포함하는 ESD 보호회로 |
2 |
2 제1항에 있어서, 상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 상기 임계값에서의 상기 출력전압이 상기 트리거 동작이 수행되는 전압보다 낮아 상기 제2 정전기방전보호부 보다 먼저 동작하는 ESD 보호회로 |
3 |
3 제1항에 있어서, 상기 플로팅 P+도핑영역은 상기 출력전압 또는 상기 출력전류를 제공받는 ESD 보호회로 |
4 |
4 제1항에 있어서,상기 제1 P웰과 상기 제2 N웰은 소정의 간격이 이격되어 형성되는 ESD 보호회로 |
5 |
5 삭제 |
6 |
6 제1항에 있어서,상기 출력전압 또는 상기 출력전류는 상기 제2 N+도핑영역에서 상기 플로팅 P+도핑영역으로 제공되는 ESD 보호회로 |
7 |
7 제1항에 있어서,상기 제1 N+도핑영역, 상기 게이트, 상기 제2 N+도핑영역 및 상기 제1 P웰은 트랜지스터를 형성하되,상기 트랜지스터의 드레인은 상기 제1 N+도핑영역, 상기 트랜지스터의 소스는 상기 제2 N+도핑영역 및 상기 트랜지스터의 바디(Body)는 상기 제1 P웰인 ESD 보호회로 |
8 |
8 제1항에 있어서, 상기 제2 정전기방전호부는,상기 양의 단자에 연결되고, 상기 제2 N웰 상에 형성되며, 고농도로 도핑된 제3 N+도핑영역;상기 양의 단자에 연결되고, 상기 제2 N웰 상에 형성되며, 고농도로 도핑된 제2 P+도핑영역;상기 제2 N웰과 상기 제3 N+도핑영역 사이에 연결된 제2 N웰 저항;상기 음의 단자에 연결되고, 상기 제2 P웰 상에 형성되며, 고농도로 도핑된 제4 N+도핑영역;상기 음의 단자에 연결되고, 상기 제2 P웰 상에 형성되며, 고농도로 도핑된 제3 P+도핑영역; 및상기 제2 P웰과 상기 제3 P+도핑영역 사이에 연결된 제2 P웰 저항을 포함하고,상기 플로팅 N+도핑영역은 상기 제2 N웰 상에 형성되고, 고농도로 도핑되며,상기 플로팅 P+도핑영역은 상기 제2 노드에 연결되고, 상기 제2 P웰 상에 형성되며, 고농도로 도핑된 ESD 보호회로 |
9 |
9 제8항에 있어서,상기 제2 P+도핑영역, 상기 제2 N웰 및 상기 제2 P웰은 PNP트랜지스터를 형성하고, 상기 제2 N웰, 상기 제2 P웰 및 상기 제4 N+도핑영역은 NPN트랜지스터를 형성하는 ESD 보호회로 |
10 |
10 제9항에 있어서,상기 제2 정전기방전보호부는 상기 제2 N웰과 상기 제2 P웰 사이에서 애벌런치 항복이 발생하면 상기 PNP트랜지스터가 턴 온되고, 상기 턴 온된 PNP트랜지스터를 통하여 흐르는 전류에 의하여 상기 NPN트랜지스터를 턴 온 시켜 상기 PNP트랜지스터와 상기 NPN트랜지스터의 래치(Latch)로 동작하는 ESD 보호회로 |
11 |
11 제9항에 있어서,상기 플로팅 N+도핑영역은 상기 PNP트랜지스터가 턴 온 될 때 상기 PNP트랜지스터의 전류이득을 감소시키고, 상기 플로팅 P+도핑영역은 상기 NPN트랜지스터가 턴 온 될 때 상기 NPN트랜지스터의 전류이득을 감소시켜 상기 홀딩전압을 형성하는 ESD 보호회로 |
12 |
12 삭제 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 지식경제부 | 단국대학교 | 대학IT연구센터지원 | 차세대 융복합 시스템용 아날로그 IP 핵심설계 기술 개발 |
특허 등록번호 | 10-1476005-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20121203 출원 번호 : 1020120138825 공고 연월일 : 20141223 공고 번호 : 특허결정(심결)연월일 : 20141216 청구범위의 항수 : 10 유별 : H01L 27/04 발명의 명칭 : ESD 보호회로 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 단국대학교 산학협력단 경기도 용인시 수지구... |
제 1 - 3 년분 | 금 액 | 217,500 원 | 2014년 12월 17일 | 납입 |
제 4 년분 | 금 액 | 182,000 원 | 2017년 10월 11일 | 납입 |
제 5 년분 | 금 액 | 130,000 원 | 2018년 11월 08일 | 납입 |
제 6 년분 | 금 액 | 130,000 원 | 2019년 09월 25일 | 납입 |
제 7 년분 | 금 액 | 240,000 원 | 2020년 09월 25일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2012.12.03 | 수리 (Accepted) | 1-1-2012-0999525-17 |
2 | [심사청구]심사청구(우선심사신청)서 | 2013.06.04 | 수리 (Accepted) | 1-1-2013-0497714-44 |
3 | 출원인정보변경(경정)신고서 | 2014.01.06 | 수리 (Accepted) | 4-1-2014-0000870-18 |
4 | 의견제출통지서 | 2014.04.22 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0273460-36 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.06.20 | 수리 (Accepted) | 1-1-2014-0576252-73 |
6 | [명세서등 보정]보정서 | 2014.06.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0576253-18 |
7 | 최후의견제출통지서 | 2014.06.25 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0436426-17 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.08.13 | 수리 (Accepted) | 1-1-2014-0767741-12 |
9 | [명세서등 보정]보정서 | 2014.08.13 | 보정승인 (Acceptance of amendment) | 1-1-2014-0767742-68 |
10 | 등록결정서 | 2014.12.16 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0859687-71 |
11 | 출원인정보변경(경정)신고서 | 2020.10.26 | 수리 (Accepted) | 4-1-2020-5239146-54 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415122005 |
---|---|
세부과제번호 | 10039145 |
연구과제명 | 에너지 절감형 스마트제품에 필요한 고급 전력 관리 기술 연구(고용연계형) |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 서강대학교산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201105~201402 |
기여율 | 0.33333334 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415123314 |
---|---|
세부과제번호 | H0301-12-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
연구주관기관명 | 서강대학교산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201006~201312 |
기여율 | 0.33333334 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415124517 |
---|---|
세부과제번호 | 10041135 |
연구과제명 | 스마트 모바일 기기용 다기능 파워 매니지먼트 IC 개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 반도체연구조합, 산기평 |
연구주관기관명 | 실리콘마이터스 |
성과제출연도 | 2012 |
연구기간 | 201112~201409 |
기여율 | 0.33333334 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020140068093] | 전류센싱회로 및 그를 이용하는 전원공급장치(CURRENT SENSING CIRCUIT AND DRIVER UISING THE SAME) | 새창보기 |
---|---|---|
[1020120139074] | 레일-투-레일 방식의 오차 증폭기를 갖는 전압 레귤레이터 | 새창보기 |
[1020120139070] | 바디 바이어싱을 이용한 캐스코드 전류원을 갖는 오차 증폭기 | 새창보기 |
[1020120138825] | ESD 보호회로 | 새창보기 |
[1020120131674] | 다상 스위칭 기반의 Class-D 출력단 회로 | 새창보기 |
[1020120130550] | 절연 게이트 바이폴라 트랜지스터 | 새창보기 |
[1020120129957] | 이중채널 SAR 및 플래쉬 ADC를 이용한 하이브리드 파이프라인 ADC | 새창보기 |
[1020120128877] | ESD 보호회로 | 새창보기 |
[1020120127320] | 게이트 구동회로 | 새창보기 |
[1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
[1020120123502] | 전력 MOSFET 및 이의 제조 방법 | 새창보기 |
[1020120120637] | 과전류 보호회로 | 새창보기 |
[1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
[1020120114380] | ESD 보호회로 | 새창보기 |
[1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
[1020120110439] | ESD 보호회로 | 새창보기 |
[1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
[1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
[1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
[1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ADC 및 이를 이용한 아날로그-디지털 변환 방법 | 새창보기 |
[1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
[1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120043349] | 정전 방전 보호 소자 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
[1020120006518] | 정전식 터치센서 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020110056421] | CDS를 이용한 ADC 및 이를 이용한 AD 변환방법 | 새창보기 |
[1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
[1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
[1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[1020100124808] | 데드타임 발생회로 | 새창보기 |
[1020100107729] | 가변 램프 전류 생성 회로 및 이를 이용한 가변 램프 보상 회로 | 새창보기 |
[1020100099405] | 부궤환회로를 이용한 이완 발진기 | 새창보기 |
[1020100099404] | 역률 개선 회로 | 새창보기 |
[1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
[1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
[1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
[1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
[1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
[KST2015197416][단국대학교] | ESD 보호소자 | 새창보기 |
---|---|---|
[KST2015197226][단국대학교] | ESD 보호회로 | 새창보기 |
[KST2015197240][단국대학교] | ESD 보호회로 | 새창보기 |
[KST2015197151][단국대학교] | 정전기 방전 보호 장치 | 새창보기 |
[KST2015197149][단국대학교] | ESD 보호소자 | 새창보기 |
[KST2015197211][단국대학교] | 정전 방전 보호 소자 | 새창보기 |
[KST2015197221][단국대학교] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
[KST2015197222][단국대학교] | ESD 보호회로 | 새창보기 |
[KST2020010499][단국대학교] | 높은 홀딩 전압을 갖는 듀얼 구조의 정전기 방전 보호소자 | 새창보기 |
[KST2015197148][단국대학교] | 정전기 방전 보호 장치 | 새창보기 |
[KST2015197131][단국대학교] | ESD 보호소자 | 새창보기 |
[KST2015197317][단국대학교] | 정전기 방전 보호소자 | 새창보기 |
[KST2015197037][단국대학교] | 정전기 방전 보호 소자 | 새창보기 |
[KST2015228953][단국대학교] | 저전압용 정전기 방전 보호소자(Electrostatic Discharge protection circuit for low-voltage) | 새창보기 |
심판사항 정보가 없습니다 |
---|