맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

과전류 보호회로

  • 기술번호 : KST2015197218
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 의한 과전류 보호회로는, 전원전압에 연결되고, 제1 노드에 제공되는 제한전압에 따라 상기 전원전압에 따른 전원전류는 제3 노드에 부하전류를 출력하거나 제4 노드에 상기 부하전류가 복사된 제1 미러 전류(Mirror Current)를 출력하는 출력부, 상기 전원전압과 접지전압에 연결되며, 상기 출력부에서 출력하는 상기 제1 미러 전류를 입력받고, 기준전류와 상기 제1 미러 전류가 복사된 제2 미러 전류에 따라 제5 노드에 형성된 제어전압에 따른 제어신호를 제7 노드에 제공하는 신호발생부 및 상기 전원전압에 연결되며, 상기 신호발생부에서 제공하는 제어신호를 입력받고, 상기 입력된 제어신호에 따라 상기 제1 노드에 상기 제한전압을 제공하는 제어부를 포함한다.
Int. CL H02H 9/02 (2006.01) H02H 7/20 (2006.01)
CPC H02H 9/02(2013.01) H02H 9/02(2013.01) H02H 9/02(2013.01)
출원번호/일자 1020120120637 (2012.10.29)
출원인 단국대학교 산학협력단
등록번호/일자 10-1436691-0000 (2014.08.26)
공개번호/일자 10-2014-0054754 (2014.05.09) 문서열기
공고번호/일자 (20140901) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.06.04)
심사청구항수 18

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 대한민국 경기도 용인시 수지구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구용서 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이상 대한민국 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 경기도 용인시 수지구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.10.29 수리 (Accepted) 1-1-2012-0883883-16
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2013.06.04 수리 (Accepted) 1-1-2013-0497843-25
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.01.06 수리 (Accepted) 4-1-2014-0000870-18
4 선행기술조사의뢰서
Request for Prior Art Search		 2014.01.08 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2014.02.11 수리 (Accepted) 9-1-2014-0010973-18
6 의견제출통지서
Notification of reason for refusal		 2014.02.26 발송처리완료 (Completion of Transmission) 9-5-2014-0139965-71
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.04.28 수리 (Accepted) 1-1-2014-0406047-22
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.04.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0406107-74
9 등록결정서
Decision to grant		 2014.08.22 발송처리완료 (Completion of Transmission) 9-5-2014-0573977-87
10 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2015.05.13 수리 (Accepted) 1-1-2015-0457834-67
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.10.26 수리 (Accepted) 4-1-2020-5239146-54
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
전원전압에 연결되고, 제1 노드에 제공되는 제한전압에 따라 상기 전원전압에 따른 전원전류는 제3 노드에 부하전류를 출력하거나 제4 노드에 상기 부하전류가 복사된 제1 미러 전류(Mirror Current)를 출력하는 출력부;상기 전원전압과 접지전압에 연결되며, 상기 출력부에서 출력하는 상기 제1 미러 전류를 입력받고, 기준전류와 상기 제1 미러 전류가 복사된 제2 미러 전류에 따라 제5 노드에 형성된 제어전압에 따른 제어신호를 제7 노드에 제공하는 신호발생부; 및상기 전원전압에 연결되며, 상기 신호발생부에서 제공하는 제어신호를 입력받고, 상기 입력된 제어신호에 따라 상기 제1 노드에 상기 제한전압을 제공하는 제어부를 포함하는 과전류 보호회로
2 2
제1항에 있어서,상기 출력부의 상기 제1 미러 전류 또는 상기 신호발생부의 상기 제2 미러 전류는 소정의 비율로 스케일 된 미러 전류(Scaled Mirror Current)를 포함하는 과전류 보호회로
3 3
제2항에 있어서,상기 스케일 된 미러 전류는 상기 부하전류보다 작은 과전류 보호회로
4 4
제1항에 있어서, 상기 출력부는,상기 전원전압에 연결되고, 상기 제어부에서 제공받은 상기 제어전압에 따라 상기 제3 노드에 부하전류를 출력하고, 제2 노드에 상기 제1 미러 전류를 제공하는 제1 전류 미러(Current Mirror); 및상기 제3 노드에 입력되는 상기 부하전류에 따른 부하전압과 상기 제 2노드에 입력되는 상기 제1 미러 전류에 따른 제1 미러 전압을 비교하고, 상기 비교된 전압에 따라 상기 제1 미러 전류를 상기 제4 노드에 출력하는 출력서브유닛을 포함하는 과전류 보호회로
5 5
제4항에 있어서, 상기 제1 전류 미러는,상기 전원전압에 연결된 소스, 상기 제1 노드에 연결된 게이트 및 상기 제3 노드에 연결된 드레인을 포함하는 제1 PMOS트랜지스터; 및상기 전원전압에 연결된 소스, 상기 제1 노드에 연결된 게이트 및 상기 제2 노드에 연결된 드레인을 포함하는 제2 PMOS트랜지스터를 포함하는 과전류 보호회로
6 6
제4항에 있어서, 상기 출력서브유닛은,상기 제3 노드에 연결된 양의 단자, 상기 제2 노드에 연결된 음의 단자 및 출력단자를 포함하는 연산증폭기; 및상기 제2 노드에 연결된 소스, 상기 연산증폭기의 출력단자와 연결된 게이트 및 상기 제4 노드에 연결된 드레인을 포함하는 제3 PMOS트랜지스터를 포함하는 과전류 보호회로
7 7
제1항에 있어서, 상기 신호발생부는,상기 전원전압과 상기 접지전압에 연결되며, 상기 제1 미러 전류를 상기 제4 노드를 통하여 입력받고, 상기 기준전류와 상기 제2 미러 전류에 따라 상기 제5 노드에 형성된 상기 제어전압을 제공하는 신호발생서브유닛; 및상기 신호발생서브유닛에서 제공하는 상기 제어전압을 입력받고, 상기 입력받은 제어전압을 필터링(Filtering)한 상기 제어신호를 상기 제7 노드에 연결된 상기 제어부에 제공하는 필터링서브유닛을 포함하는 과전류 보호회로
8 8
제7항에 있어서, 상기 신호발생서브유닛은,상기 제4 노드에 연결된 드레인과 게이트 및 상기 접지전압에 연결된 소스를 포함하는 제1 NMOS트랜지스터 및 상기 제5 노드에 연결된 드레인, 상기 제4 노드에 연결된 게이트 및 상기 접지전압에 연결된 소스를 포함하는 제2 NMOS트랜지스터를 포함하는 제2 전류 미러; 및상기 전원전압과 상기 제5 노드 사이에 연결되고, 상기 기준전류를 발생하는 전류원을 포함하는 과전류 보호회로
9 9
제8항에 있어서, 상기 제2 전류 미러의 상기 제1 NMOS트랜지스터는 다이오드가 연결된 NMOS트랜지스터를 포함하는 과전류 보호회로
10 10
제7항에 있어서, 상기 필터링서브유닛은,상기 제5 노드와 제6 노드 사이에 연결된 제1 인버터; 및상기 제6 노드와 상기 제7 노드 사이에 연결된 제2 인버터를 포함하는 과전류 보호회로
11 11
제10항에 있어서, 상기 필터링서브유닛의 상기 제1 인버터는 히스테리시스(Hysteresis) 특성을 가진 인버터를 포함하는 과전류 보호회로
12 12
제1항에 있어서, 상기 제어부는,상기 전원전압에 연결된 소스, 상기 제7 노드에 연결된 게이트 및 상기 제1 노드에 연결된 드레인을 가지는 제4 PMOS트랜지스터를 포함하는 과전류 보호회로
13 13
제12항에 있어서, 상기 신호발생부는,상기 제5 노드에서 상기 제2 미러 전류가 소정의 임계값보다 작으면 상기 제어부의 상기 제4 PMOS트랜지스터를 턴 오프시키는 상기 제어신호를 발생하고, 상기 제2 미러 전류가 상기 소정의 임계값보다 높으면 상기 제어부의 상기 제4 PMOS트랜지스터를 턴 온시키는 상기 제어신호를 발생하는 과전류 보호회로
14 14
제13항에 있어서,상기 신호발생부의 상기 소정의 임계값은 상기 기준전류를 포함하는 과전류 보호회로
15 15
전원전압과 접지전압에 연결되고 출력부, 신호발생부 및 제어부를 포함하되, 상기 출력부는,상기 전원전압에 연결된 소스, 제1 노드에 연결된 게이트 및 제3 노드에 연결된 드레인을 포함하는 제1 PMOS트랜지스터 및 상기 전원전압에 연결된 소스, 상기 제1 노드에 연결된 게이트 및 제2 노드에 연결된 드레인을 포함하는 제2 PMOS트랜지스터를 포함하는 제1 전류 미러(Current Mirror);상기 제3 노드에 연결된 양의 단자, 상기 제2 노드에 연결된 음의 단자 및 출력단자를 포함하는 연산증폭기; 및상기 제2 노드에 연결된 소스, 상기 연산증폭기의 출력단자와 연결된 게이트 및 제4 노드에 연결된 드레인을 가지는 제3 PMOS트랜지스터를 포함하되, 상기 신호발생부는,상기 제4 노드에 연결된 드레인과 게이트 및 상기 접지전압에 연결된 소스를 포함하는 제1 NMOS트랜지스터 및 제5 노드에 연결된 드레인, 상기 제4 노드에 연결된 게이트 및 상기 접지전압에 연결된 소스를 포함하는 제2 NMOS트랜지스터를 포함하는 제2 전류 미러; 상기 전원전압과 상기 제5 노드 사이에 연결되는 전류원;상기 제5 노드와 제6 노드 사이에 연결된 제1 인버터; 및상기 제6 노드와 제7 노드 사이에 연결된 제2 인버터를 포함하되, 상기 제어부는,상기 전원전압에 연결된 소스, 상기 제7 노드에 연결된 게이트 및 상기 제1 노드에 연결된 드레인을 가지는 제4 PMOS트랜지스터를 포함하는 과전류 보호회로
16 16
제15항에 있어서,상기 출력부의 상기 제1 PMOS트랜지스터와 상기 제2 PMOS트랜지스터 또는 상기 신호발생부의 상기 제1 NMOS트랜지스터와 상기 제2 NMOS트랜지스터는 사이즈(Size) 비가 다른 과전류 보호회로
17 17
제15항에 있어서, 상기 신호발생부의 상기 제1 NMOS트랜지스터는 다이오드가 연결된 NMOS트랜지스터를 포함하는 과전류 보호회로
18 18
제15항에 있어서, 상기 신호발생부의 상기 제1 인버터는 히스테리시스(Hysteresis) 특성을 가진 인버터를 포함하는 과전류 보호회로
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 단국대학교 산업원천기술 개발사업(정보통신) BLDC 모터용 고전압/대전류 파워모듈 및 ESD 기술개발
2 지식경제부 단국대학교 시스템반도체상용화 기술개발 사업 스마트 모바일 기기용 다기능 파워 매니지먼트 IC 개발
3 미래창조과학부 서강대학교 산학협력단 정보통신기술인력양성 정보통신용 아날로그IP 기술 개발(Development of Analog IP Techniques for ICT)