맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

ＥＳＤ 보호회로

  • 기술번호 : KST2015197222
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 의한 ESD 보호회로는, 양의 단자, 기준전위, 제1 노드 및 제2 노드에 연결되고, 입력전압에 따라 소정의 임계값에서 애벌런치 항복(Avalanche Breakdown)에 따른 출력전압 또는 출력전류를 형성하는 제1 정전기방전보호부 및 상기 양의 단자, 음의 단자, 상기 제1 노드 및 상기 제2 노드에 연결되고, 상기 제1 정전기방전보호부에서 형성된 상기 출력전압 또는 상기 출력전류를 수신하며, 상기 수신된 출력전압 또는 출력전류를 이용하여 트리거(Trigger)동작을 수행하고, 전류이득을 감소시키는 적어도 하나의 플로팅 도핑영역을 포함하는 제2 정전기방전보호부를 포함한다.
Int. CL H01L 27/04 (2006.01)
CPC H01L 27/0262(2013.01) H01L 27/0262(2013.01) H01L 27/0262(2013.01)
출원번호/일자 1020120114380 (2012.10.15)
출원인 단국대학교 산학협력단
등록번호/일자 10-1488566-0000 (2015.01.26)
공개번호/일자 10-2014-0047965 (2014.04.23) 문서열기
공고번호/일자 (20150202) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.06.04)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 대한민국 경기도 용인시 수지구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구용서 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이상 대한민국 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 대한민국 경기도 용인시 수지구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.10.15 수리 (Accepted) 1-1-2012-0836508-18
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2013.06.04 수리 (Accepted) 1-1-2013-0497865-29
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.01.06 수리 (Accepted) 4-1-2014-0000870-18
4 의견제출통지서
Notification of reason for refusal		 2014.04.22 발송처리완료 (Completion of Transmission) 9-5-2014-0273458-44
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.06.20 수리 (Accepted) 1-1-2014-0576203-46
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.06.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0576205-37
7 최후의견제출통지서
Notification of reason for final refusal		 2014.08.25 발송처리완료 (Completion of Transmission) 9-5-2014-0578878-26
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.10.24 수리 (Accepted) 1-1-2014-1018355-68
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.10.24 보정승인 (Acceptance of amendment) 1-1-2014-1018356-14
10 등록결정서
Decision to grant		 2015.01.23 발송처리완료 (Completion of Transmission) 9-5-2015-0052935-84
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.10.26 수리 (Accepted) 4-1-2020-5239146-54
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
양의 단자, 기준전위, 제1 노드 및 제2 노드에 연결되고, 제1 P웰 상에 형성되며, 입력전압에 따른 애벌런치 항복에 따른 출력전압 또는 출력전류를 형성하는 제1 정전기방전보호부; 및상기 양의 단자, 음의 단자, 상기 제1 노드 및 상기 제2 노드에 연결되고, 상기 제1 P웰에 접한 N웰과 상기 N웰에 접한 제2 P웰을 가지고, SCR을 통해 상기 N웰과 상기 제2 P웰 사이의 애벌런치 항복에 따른 트리거(Trigger)동작을 수행하고, 적어도 하나의 플로팅 도핑영역을 통해 전류이득을 감소시키는 제2 정전기방전보호부를 포함하는 ESD 보호회로
2 2
제1항에 있어서, 상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮아 상기 제2 정전기방전보호부 보다 먼저 동작하는 ESD 보호회로
3 3
제1항에 있어서, 상기 제1 정전기방전보호부는,상기 양의 단자에 연결된 드레인, 상기 기준전위에 연결된 게이트 및 상기 제2 노드에 연결된 소스를 포함하는 제1 NMOS트랜지스터;상기 제1 노드에 연결된 드레인, 상기 기준전위에 연결된 게이트 및 상기 제2 노드에 연결된 소스를 포함하는 제2 NMOS트랜지스터; 및상기 양의 단자와 상기 제1 노드 사이에 연결된 N웰저항을 포함하는 ESD 보호회로
4 4
제3항에 있어서, 상기 제1 정전기방전보호부는 소정의 임계값에서 상기 애벌런치 항복에 따라 형성된 상기 출력전압 또는 상기 출력전류를 상기 제1 NMOS트랜지스터의 소스 및 상기 제2 NMOS트랜지스터의 소스와 연결된 상기 제2 노드를 통하여 상기 제2 정전기방전보호부에 제공하는 ESD 보호회로
5 5
제1항에 있어서, 상기 제2 정전기방전보호부의 상기 적어도 하나의 플로팅 도핑영역은 N형 불순물이 고농도로 도핑 된 플로팅 N+도핑영역 및 P형 불순물이 고농도로 도핑 된 플로팅 P+도핑영역을 포함하는 ESD 보호회로
6 6
제1항에 있어서, 상기 제2 정전기방전보호부는,상기 제1 정전기방전보호부에서 형성된 상기 출력전압 또는 상기 출력전류를 수신하고, P형 불순물이 고농도로 도핑 된 P+도핑영역을 더 포함하는 ESD 보호회로
7 7
제1항에 있어서, 상기 제2 정전기방전보호부는,상기 양의 단자에 연결된 이미터, 상기 제1 노드와 제3 노드에 연결된 베이스 및 상기 제2 노드에 연결된 컬렉터를 포함하는 PNP트랜지스터 및 상기 제3 노드에 연결된 컬렉터, 상기 제2 노드에 연결된 베이스 및 상기 음의 단자에 연결된 이미터를 포함하는 NPN트랜지스터를 포함하는 상기 SCR;상기 양의 단자와 상기 제3 노드 사이에 연결된 N웰저항; 및 상기 음의 단자와 상기 제2 노드 사이에 연결된 P웰저항을 포함하는 ESD 보호회로
8 8
제7항에 있어서, 상기 제2 정전전기방전보호부는 상기 PNP트랜지스터의 컬렉터, 상기 NPN트랜지스터의 베이스 및 상기 P웰저항의 일단이 연결된 상기 제2 노드를 통하여 상기 제1 정전기방전보호부에서 형성된 상기 출력전압 또는 상기 출력전류를 수신하는 ESD 보호회로
9 9
제7항에 있어서, 상기 제2 정전기방전보호부의 상기 SCR은 상기 PNP트랜지스터의 베이스와 상기 NPN트랜지스터의 베이스 사이에서 애벌런치 항복이 발생하면 상기 PNP트랜지스터가 턴 온되고, 상기 턴 온된 PNP트랜지스터를 통하여 흐르는 전류에 의하여 상기 NPN트랜지스터를 턴 온시켜, 상기 PNP트랜지스터와 상기 NPN트랜지스터의 래치(Latch)로 동작하는 ESD 보호회로
10 10
제7항에 있어서, 상기 제2 정전기방전보호부의 상기 적어도 하나의 플로팅 도핑영역은 상기 PNP트랜지스터 또는 상기 NPN트랜지스터가 턴 온될 때, 상기 PNP트랜지스터 또는 상기 NPN트랜지스터의 상기 전류이득을 감소시키는 ESD 보호회로
11 11
제1 P웰 상에 형성된 제1 N+도핑영역;상기 제1 P웰 상에 형성된 제2 N+도핑영역;상기 제1 P웰과 접하는 N웰 상에 형성된 제3 N+도핑영역;상기 N웰 상에 형성된 제1 P+도핑영역;상기 N웰에 접하는 제2 P웰 상에 형성된 제2 P+도핑영역;상기 제2 P웰 상에 형성된 제4 N+도핑영역;상기 제2 P웰 상에 형성된 제3 P+영역;상기 제1 P웰과 상기 N웰 사이에 형성된 브릿지 N+도핑영역; 및상기 N웰 또는 상기 제2 P웰 상에 형성되고, 외부에 대해 플로팅된 플로팅 도핑영역을 포함하고,상기 제2 N+도핑영역은 상기 제2 P+도핑영역과 전기적으로 연결되고,상기 제1 N+도핑영역, 상기 제3 N+도핑영역 및 상기 제1 P+도핑영역은 양의 단자에 연결되고,상기 제4 N+도핑영역 및 상기 제3 P+도핑영역은 음의 단자에 연결되며,상기 제1 N+도핑영역과 상기 제2 N+도핑영역 사이에는 제1 게이트가 형성되어 제1 NMOS 트랜지스터를 형성하고,상기 제2 N+도핑영역과 상기 브릿지 N+도핑영역 사이에는 제2 게이트가 형성되어 제2 MMOS 트랜지스터를 형성하는 것을 특징으로 하는 ESD 보호회로
12 12
제11항에 있어서, 상기 플로팅 도핑 영역은 상기 N웰 상에 형성된 플로팅 N+도핑영역인 것을 특징으로 하는 ESD 보호회로
13 13
제11항에 있어서, 상기 플로팅 도핑 영역은 상기 제2 P웰 상에 형성된 플로팅 P+도핑영역인 것을 특징으로 하는 ESD 보호회로
14 14
제11항에 있어서, 상기 제1 N+도핑영역과 상기 제1 P웰 사이에는 1차 애벌런치 항복이 발생되고, 상기 1차 애벌런치 항복에 의한 출력전압 또는 출력전류에 의해 상기 제1 P웰과 상기 N웰 사이에는 2차 애벌런치 항복에 따른 트리거 동작이 수행되는 것을 특징으로 하는 ESD 보호회로
15 15
삭제
16 16
삭제
17 17
삭제
18 18
삭제
19 19
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 단국대학교 산업원천기술 개발사업(정보통신) BLDC 모터용 고전압/대전류 파워모듈 및 ESD 기술개발
2 지식경제부 단국대학교 대학IT연구센터지원 차세대 융복합 시스템용 아날로그 IP 핵심설계 기술 개발