맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

ESD 보호회로

  • 기술번호 : KST2015197240
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 의한 ESD 보호회로는, 기판 상에 형성된 N웰, 상기 N웰 상에 형성되고, 고농도로 도핑되며, 양의 단자에 연결된 제1 N+도핑영역, 상기 N웰 상에 형성되고, 고농도로 도핑되며, 상기 양의 단자에 연결된 제1 P+도핑영역, 상기 N웰 상에 형성되고, 고농도로 도핑된 플로팅 N+도핑영역, 상기 기판 상에 형성된 P웰, 상기 P웰 상에 형성되고, 고농도로 도핑되며, 상기 음의 단자에 연결된 제2 N+도핑영역, 상기 P웰 상에 형성되고, 고농도로 도핑되며, 상기 음의 단자에 연결된 제2 P+도핑영역, 상기 P웰 상에 형성되고, 고농도로 도핑된 플로팅 P+도핑영역 및 상기 P웰 상에 형성되고, 상기 플로팅 P+도핑영역과 접합된 P바디영역을 포함하고, 상기 N웰과 상기 P바디영역에 의하여 애벌런치 항복 현상이 발생되어 트리거 동작이 수행되며, 상기 플로팅 N+도핑영역과 상기 플로팅 P+도핑영역을 이용하여 홀딩전압을 형성한다.
Int. CL H01L 27/04 (2006.01)
CPC H01L 27/0262(2013.01) H01L 27/0262(2013.01)
출원번호/일자 1020120128877 (2012.11.14)
출원인 단국대학교 산학협력단
등록번호/일자 10-1463657-0000 (2014.11.13)
공개번호/일자 10-2014-0061799 (2014.05.22) 문서열기
공고번호/일자 (20141124) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.06.04)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 대한민국 경기도 용인시 수지구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구용서 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이상 대한민국 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 단국대학교 산학협력단 경기도 용인시 수지구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.11.14 수리 (Accepted) 1-1-2012-0936480-41
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2013.06.04 수리 (Accepted) 1-1-2013-0497758-42
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.01.06 수리 (Accepted) 4-1-2014-0000870-18
4 의견제출통지서
Notification of reason for refusal		 2014.04.22 발송처리완료 (Completion of Transmission) 9-5-2014-0273459-90
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.06.20 수리 (Accepted) 1-1-2014-0576218-20
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.06.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0576219-76
7 등록결정서
Decision to grant		 2014.09.11 발송처리완료 (Completion of Transmission) 9-5-2014-0617161-69
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.10.26 수리 (Accepted) 4-1-2020-5239146-54
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 형성된 N웰;상기 N웰 상에 형성되고, 고농도로 도핑되며, 양의 단자에 연결된 제1 N+도핑영역;상기 N웰 상에 형성되고, 고농도로 도핑되며, 상기 양의 단자에 연결된 제1 P+도핑영역;상기 N웰 상에 형성되고, 고농도로 도핑되며, 외부에 대해 플로팅된 플로팅 N+도핑영역;상기 기판 상에 형성된 P웰;상기 P웰 상에 형성되고, 고농도로 도핑되며, 음의 단자에 연결된 제2 N+도핑영역;상기 P웰 상에 형성되고, 고농도로 도핑되며, 상기 음의 단자에 연결된 제2 P+도핑영역;상기 P웰 상에 형성되고, 고농도로 도핑되며, 외부에 대해 플로팅된 플로팅 P+도핑영역; 및상기 P웰 상에 형성되고, 상기 플로팅 P+도핑영역과 접합된 P바디영역을 포함하고,상기 N웰과 상기 P바디영역에 의해 애벌런치 항복 현상이 발생되어 트리거 동작이 수행되며,상기 플로팅 N+도핑영역과 상기 플로팅 P+도핑영역에서의 캐리어의 재결합을 이용하여 홀딩전압을 형성하는 것을 특징으로 하는 ESD 보호회로
2 2
상기 제1항에 있어서,상기 N웰과 상기 P웰은 제1 이격길이를 가지고 형성되는 ESD 보호회로
3 3
상기 제2항에 있어서,상기 트리거 동작이 수행되는 트리거 전압은 상기 제1 이격길이에 상응하여 조절되는 ESD 보호회로
4 4
상기 제1항에 있어서,상기 P웰과 상기 P바디영역은 제2 이격길이를 가지고 형성되는 ESD 보호회로
5 5
상기 제4항에 있어서,상기 트리거 동작이 수행되는 트리거 전압은 상기 제2 이격길이에 상응하여 조절되는 ESD 보호회로
6 6
상기 제1항에 있어서,상기 홀딩전압은 상기 플로팅 N+도핑영역과 상기 플로팅 P+도핑영역의 면적에 상응하여 조절되는 ESD 보호회로
7 7
상기 제1항에 있어서,상기 제1 P+도핑영역, 상기 N웰, 상기 P웰 및 상기 제2 N+도핑영역은 SCR(Silicon Controlled Rectifier)을 형성하되, 상기 SCR은,상기 제1 P+도핑영역은 이미터, 상기 N웰은 베이스 및 상기 P웰은 컬렉터를 포함하는 PNP트랜지스터; 및상기 N웰은 컬렉터, 상기 P웰은 베이스 및 상기 제2 N+도핑영역은 이미터를 포함하는 NPN트랜지스터를 포함하는 ESD 보호회로
8 8
상기 제7항에 있어서,상기 플로팅 N+도핑영역은 상기 PNP트랜지스터의 전류이득을 감소시키고, 상기 플로팅 P+도피영역은 상기 NPN트랜지스터의 전류이득을 감소시키는 ESD 보호회로
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 단국대학교 대학IT연구센터지원 차세대 융복합 시스템용 아날로그 IP 핵심설계 기술 개발