맞춤기술찾기
이전대상기술
전압 레벨 쉬프터
- 기술번호 : KST2015200030
- 담당센터 : 인천기술혁신센터
- 전화번호 : 032-420-3580
| 요약 | 본 발명은 입력 신호의 전압 레벨을 변경하여 출력하는 전압 레벨 쉬프터에 관한 것으로, 본 발명의 일 실시예에 따른 전압 레벨 쉬프터는, 제 1 전압을 공급받는 인버터(inverter)를 이용하여 입력 신호의 전압 레벨을 제 1 전압으로 스윙(swing)하는 신호 입력부, 제 2 전압을 공급받는 전류 미러(current mirror) 구조를 이용하여 제 1 전압 레벨의 신호를 제 2 전압 레벨의 신호로 변환하는 레벨 변환부, 제 2 전압을 공급받는 인버터를 이용하여 레벨 변환부를 통해 변환된 제 2 전압 레벨의 신호를 출력하는 출력 버퍼(buffer) 및 논리 하이(logic high) 구간에서 제 2 전압을 공급받는 인버터를 이용한 지연(delay)을 통해 미러 구조의 정전류(static current)를 방지하는 지연 셀(delay cell)을 포함한다. |
|---|---|
| Int. CL | H03K 19/0185 (2006.01) |
| CPC | H03K 19/018528(2013.01) H03K 19/018528(2013.01) H03K 19/018528(2013.01) H03K 19/018528(2013.01) |
| 출원번호/일자 | 1020120054851 (2012.05.23) |
| 출원인 | 한양대학교 에리카산학협력단 |
| 등록번호/일자 | 10-1483038-0000 (2015.01.09) |
| 공개번호/일자 | 10-2013-0131070 (2013.12.03) 문서열기 |
| 공고번호/일자 | (20150120) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.05.23) |
| 심사청구항수 | 15 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한양대학교 에리카산학협력단 | 대한민국 | 경기도 안산시 상록구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 안영국 | 대한민국 | 경상남도 합천군 |
| 2 | 노정진 | 대한민국 | 서울특별시 송파구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한양대학교 에리카산학협력단 | 대한민국 | 경기도 안산시 상록구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.05.23 | 수리 (Accepted) | 1-1-2012-0413413-25 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.12.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2013.01.10 | 수리 (Accepted) | 9-1-2013-0001989-92 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2013.08.26 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0588024-18 |
| 5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.10.25 | 수리 (Accepted) | 1-1-2013-0965603-85 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.11.25 | 수리 (Accepted) | 1-1-2013-1068494-77 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2013.12.24 | 수리 (Accepted) | 1-1-2013-1181942-04 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.01.27 | 수리 (Accepted) | 1-1-2014-0080138-21 |
| 9 | 지정기간연장관련안내서 Notification for Extension of Designated Period |
2014.01.29 | 발송처리완료 (Completion of Transmission) | 1-5-2014-0015371-33 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.02.25 | 수리 (Accepted) | 1-1-2014-0183427-59 |
| 11 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.02.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0183437-16 |
| 12 | 최후의견제출통지서 Notification of reason for final refusal |
2014.07.08 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0469167-59 |
| 13 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.09.11 | 수리 (Accepted) | 1-1-2014-0858816-50 |
| 14 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.09.11 | 보정승인 (Acceptance of amendment) | 1-1-2014-0858830-90 |
| 15 | 등록결정서 Decision to grant |
2014.12.24 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0884833-27 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 입력 신호의 전압 레벨을 변경하여 출력하는 전압 레벨 쉬프터(level shifter)에 있어서,제 1 전압을 공급받는 인버터(inverter)를 이용하여 상기 입력 신호의 전압 레벨을 상기 제 1 전압으로 스윙(swing)하는 신호 입력부;제 2 전압을 공급받는 전류 미러(current mirror) 구조를 이용하여 상기 제 1 전압 레벨의 신호를 상기 제 2 전압 레벨의 신호로 변환하는 레벨 변환부;상기 제 2 전압을 공급받는 인버터를 이용하여 상기 변환된 제 2 전압 레벨의 신호를 출력하는 출력 버퍼(buffer); 및논리 하이(logic high) 구간에서 상기 제 2 전압을 공급받는 인버터를 이용한 지연(delay)을 통해 상기 미러 구조의 정전류(static current)를 방지하는 지연 셀(delay cell);을 포함하되,상기 레벨 변환부는,논리 하이 구간에서 상기 미러 구조 내에 포함된 트랜지스터(transistor)가 오프(off)됨으로 인해 상기 출력 버퍼에 입력되는 로직 출력이 플로팅(floating)되는 상태를 방지하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 2 |
2 제 1 항에 있어서,상기 지연 셀은,상기 논리 하이 구간에서 상기 미러 구조를 구성하는 트랜지스터(transistor)를 오프(off)시키는 파워 다운(power down)을 이용함으로써 상기 정전류에 의한 파워 소모를 방지하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 3 |
3 제 1 항에 있어서,상기 신호 입력부는,상기 제 1 전압을 공급받아 상기 입력 신호를 반전시키는 제 1 인버터; 및상기 제 1 전압을 공급받아 상기 반전된 입력 신호를 재반전시키는 제 2 인버터;를 포함하고,서로 반대의 위상을 갖고, 0에서 상기 제 1 전압으로 스윙된 2개의 입력 신호를 출력하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 4 |
4 제 1 항에 있어서,상기 레벨 변환부는,소스(source) 단자가 접지 전원에 연결되고 드레인(drain) 단자가 제 1 노드에 연결되어 상기 신호 입력부로부터 게이트(gate)에 인가되는 제 1 전압 레벨의 신호에 따라 스위칭하는 제 1 트랜지스터;소스 단자가 상기 접지 전원에 연결되고 드레인 단자가 제 2 노드에 연결되어 상기 신호 입력부로부터 게이트에 인가되는 제 1 전압 레벨의 신호에 따라 스위칭하는 제 2 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 1 노드와 연결되어 논리 하이 구간에서 제 2 전압 레벨에 따른 전류가 흐르게 되는 제 3 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 2 노드와 연결되며, 상기 제 3 트랜지스터와 전류 미러 구조를 구성함으로써 상기 제 3 트랜지스터의 양의 정수 배율만큼의 전류가 흐르게 되는 제 4 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 제 1 노드와 연결되며, 상기 지연 셀로부터 게이트에 인가되는 신호에 따라 스위칭하는 제 5 트랜지스터; 및소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 3 트랜지스터의 게이트, 제 4 트랜지스터의 게이트 및 상기 제 5 트랜지스터의 소스 단자에 연결되며, 상기 지연 셀로부터 게이트에 인가되는 신호에 따라 스위칭하는 제 6 트랜지스터;를 포함하고,상기 제 2 노드를 통해 상기 미러 구조에 의해 증폭된 제 2 전압 레벨의 신호를 상기 출력 버퍼로 출력하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 5 |
5 제 4 항에 있어서,상기 레벨 변환부를 구성하는 트랜지스터는 하이 전압(high voltage)용 트랜지스터인 것을 특징으로 하는 전압 레벨 쉬프터 |
| 6 |
6 제 1 항에 있어서,상기 레벨 변환부는,논리 하이 구간에서 상기 미러 구조를 구성하는 트랜지스터가 오프됨에 따라 상기 출력 버퍼로 하이 신호를 공급하는 노드의 출력이 플로팅(floating)되는 것을 방지하는 PMOS 트랜지스터;를 포함하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 7 |
7 제 1 항에 있어서,상기 출력 버퍼는,상기 제 2 전압을 공급받아 상기 레벨 변환부를 통해 변환된 제 2 전압 레벨의 신호를 반전시키는 제 3 인버터; 및상기 제 2 전압을 공급받아 상기 반전된 제 2 전압 레벨의 신호를 재반전시키는 제 4 인버터;를 포함하고,상기 제 4 인버터로부터 제 2 전압 레벨의 신호를 출력하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 8 |
8 제 1 항에 있어서,상기 지연 셀은,상기 제 2 전압을 공급받아 상기 레벨 변환부를 통해 변환된 제 2 전압 레벨의 신호를 반전시키는 제 5 인버터; 및상기 제 2 전압을 공급받아 상기 반전된 제 2 전압 레벨의 신호를 재반전시키는 제 6 인버터;를 포함하고,상기 제 5 인버터 및 상기 제 6 인버터의 출력 신호를 상기 레벨 변환부를 구성하는 트랜지스터의 게이트에 각각 인가함으로써 논리 하이 구간에서 상기 미러 구조를 구성하는 트랜지스터를 오프시키는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 9 |
9 입력 신호의 전압 레벨을 변경하여 출력하는 전압 레벨 쉬프터에 있어서,제 1 전압을 공급받는 인버터를 이용하여 상기 입력 신호의 전압 레벨을 상기 제 1 전압으로 스윙하는 신호 입력부;상기 제 1 전압보다 높은 제 2 전압을 공급받는 전류 미러 구조를 이용하여 상기 제 1 전압 레벨의 신호를 상기 제 2 전압 레벨의 신호로 변환하는 레벨 변환부;상기 제 2 전압을 공급받는 인버터를 이용하여 상기 변환된 제 2 전압 레벨의 신호를 출력하는 출력 버퍼; 및논리 하이의 경우 상기 제 2 전압을 공급받는 인버터를 이용한 지연을 통해 상기 미러 구조의 정전류를 방지하는 지연 셀;을 포함하고,상기 레벨 변환부는,최대 허용 전압이 상기 제 1 전압 이상, 상기 제 2 전압 미만으로서, 상기 신호 입력부로부터 제 1 전압 레벨의 신호를 입력받는 로우 전압(low voltage)용 트랜지스터 및 상기 제 1 전압 레벨의 신호를 상기 제 2 전압 레벨의 신호로 변환하는 전류 미러 구조의 로우 전압용 트랜지스터를 구비함으로써 고속으로 전압 레벨을 변환하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 10 |
10 제 9 항에 있어서,상기 레벨 변환부는,상기 신호 입력부로부터 제 1 전압 레벨의 신호를 입력받는 로우 전압용 트랜지스터와 상기 제 1 전압 레벨의 신호를 상기 제 2 전압 레벨의 신호로 변환하는 전류 미러 구조의 로우 전압용 트랜지스터 사이에 산화막파괴(oxide breakdown)를 방지하는 트랜지스터를 캐스코드(cascode) 형태로 연결하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 11 |
11 제 10 항에 있어서,상기 레벨 변환부를 구성하는 트랜지스터의 드레인-소스 전압과 게이스-소스 전압이 상기 산화막파괴를 발생시키는 전압 레벨을 넘지 않도록, 상기 캐스코드 형태로 연결된 트랜지스터의 게이트에 바이어스 전압(bias voltage)을 인가하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 12 |
12 제 11 항에 있어서,상기 바이어스 전압은 상기 제 1 전압 레벨과 상기 제 2 전압 레벨 사이의 값으로 결정되는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 13 |
13 제 9 항에 있어서,상기 레벨 변환부는,소스 단자가 접지 전원에 연결되고 드레인 단자가 제 1 노드에 연결되어 상기 신호 입력부로부터 게이트에 인가되는 제 1 전압 레벨의 신호에 따라 스위칭하는 제 1 트랜지스터;소스 단자가 상기 접지 전원에 연결되고 드레인 단자가 제 2 노드에 연결되어 상기 신호 입력부로부터 게이트에 인가되는 제 1 전압 레벨의 신호에 따라 스위칭하는 제 2 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 3 노드와 연결되어 논리 하이 구간에서 제 2 전압 레벨에 따른 전류가 흐르게 되는 제 3 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 4 노드와 연결되며, 상기 제 3 트랜지스터와 전류 미러 구조를 구성함으로써 상기 제 3 트랜지스터의 양의 정수 배율만큼의 전류가 흐르게 되는 제 4 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 3 노드와 연결되며, 상기 지연 셀로부터 게이트에 인가되는 신호에 따라 스위칭하는 제 5 트랜지스터;소스 단자를 통해 상기 제 2 전압을 공급받고 드레인 단자가 상기 제 3 트랜지스터의 게이트, 제 4 트랜지스터의 게이트 및 상기 제 5 트랜지스터의 소스 단자에 연결되며, 상기 지연 셀로부터 게이트에 인가되는 신호에 따라 스위칭하는 제 6 트랜지스터;소스 단자가 상기 제 1 노드와 연결되고 드레인 단자가 제 5 노드와 연결되어 게이트에 인가되는 바이어스 전압에 따라 스위칭하는 제 7 트랜지스터;소스 단자가 상기 제 2 노드와 연결되고 드레인 단자가 제 6 노드와 연결되어 게이트에 인가되는 상기 바이어스 전압에 따라 스위칭하는 제 8 트랜지스터;소스 단자가 상기 제 3 노드와 연결되고 드레인 단자가 제 5 노드와 연결되어 게이트에 인가되는 상기 바이어스 전압에 따라 스위칭하는 제 9 트랜지스터; 및소스 단자가 상기 제 4 노드와 연결되고 드레인 단자가 제 6 노드와 연결되어 게이트에 인가되는 상기 바이어스 전압에 따라 스위칭하는 제 10 트랜지스터;를 포함하고,상기 제 6 노드를 통해 상기 미러 구조에 의해 증폭된 제 2 전압 레벨의 신호를 상기 출력 버퍼로 출력하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 14 |
14 제 13 항에 있어서,상기 제 5 트랜지스터 및 상기 제 6 트랜지스터는 하이 전압용 트랜지스터인 것을 특징으로 하는 전압 레벨 쉬프터 |
| 15 |
15 제 13 항에 있어서,상기 레벨 변환부는,논리 하이 구간에서 상기 미러 구조를 구성하는 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터가 오프됨에 따라 상기 출력 버퍼로 하이 신호를 공급하는 노드의 출력이 플로팅되는 것을 방지하는 PMOS 트랜지스터;를 포함하는 것을 특징으로 하는 전압 레벨 쉬프터 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 서강대학교 산학협력단 | 산업융합원천기술개발사업 | 융복합 혁신 반도체 기술 개발 |
| 2 | 정보통신산업진흥원 | 서강대학교 산학협력단 | 대학IT연구센터 육성지원사업 | 차세대 융.복합 시스템용 아날로그IP 핵심 설계기술 개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1483038-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20120523 출원 번호 : 1020120054851 공고 연월일 : 20150120 공고 번호 : 특허결정(심결)연월일 : 20141224 청구범위의 항수 : 15 유별 : H03K 19/0185 발명의 명칭 : 전압 레벨 쉬프터 존속기간(예정)만료일 : 20180110 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한양대학교 에리카산학협력단 경기도 안산시 상록구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 315,000 원 | 2015년 01월 12일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.05.23 | 수리 (Accepted) | 1-1-2012-0413413-25 |
| 2 | 선행기술조사의뢰서 | 2012.12.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2013.01.10 | 수리 (Accepted) | 9-1-2013-0001989-92 |
| 4 | 의견제출통지서 | 2013.08.26 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0588024-18 |
| 5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.10.25 | 수리 (Accepted) | 1-1-2013-0965603-85 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.11.25 | 수리 (Accepted) | 1-1-2013-1068494-77 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2013.12.24 | 수리 (Accepted) | 1-1-2013-1181942-04 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.01.27 | 수리 (Accepted) | 1-1-2014-0080138-21 |
| 9 | 지정기간연장관련안내서 | 2014.01.29 | 발송처리완료 (Completion of Transmission) | 1-5-2014-0015371-33 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.02.25 | 수리 (Accepted) | 1-1-2014-0183427-59 |
| 11 | [명세서등 보정]보정서 | 2014.02.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0183437-16 |
| 12 | 최후의견제출통지서 | 2014.07.08 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0469167-59 |
| 13 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.09.11 | 수리 (Accepted) | 1-1-2014-0858816-50 |
| 14 | [명세서등 보정]보정서 | 2014.09.11 | 보정승인 (Acceptance of amendment) | 1-1-2014-0858830-90 |
| 15 | 등록결정서 | 2014.12.24 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0884833-27 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415121869 |
|---|---|
| 세부과제번호 | 10039204 |
| 연구과제명 | 융복합 혁신 반도체 기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 한국반도체연구조합 |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201402 |
| 기여율 | 0.33333334 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415122005 |
|---|---|
| 세부과제번호 | 10039145 |
| 연구과제명 | 에너지 절감형 스마트제품에 필요한 고급 전력 관리 기술 연구(고용연계형) |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201402 |
| 기여율 | 0.33333334 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415123314 |
|---|---|
| 세부과제번호 | H0301-12-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201006~201312 |
| 기여율 | 0.33333334 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020140068093] | 전류센싱회로 및 그를 이용하는 전원공급장치(CURRENT SENSING CIRCUIT AND DRIVER UISING THE SAME) | 새창보기 |
|---|---|---|
| [1020120139074] | 레일-투-레일 방식의 오차 증폭기를 갖는 전압 레귤레이터 | 새창보기 |
| [1020120139070] | 바디 바이어싱을 이용한 캐스코드 전류원을 갖는 오차 증폭기 | 새창보기 |
| [1020120138825] | ESD 보호회로 | 새창보기 |
| [1020120131674] | 다상 스위칭 기반의 Ｃｌａｓｓ-Ｄ 출력단 회로 | 새창보기 |
| [1020120130550] | 절연 게이트 바이폴라 트랜지스터 | 새창보기 |
| [1020120129957] | 이중채널 ＳＡＲ 및 플래쉬 ＡＤＣ를 이용한 하이브리드 파이프라인 ＡＤＣ | 새창보기 |
| [1020120128877] | ESD 보호회로 | 새창보기 |
| [1020120127320] | 게이트 구동회로 | 새창보기 |
| [1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
| [1020120123502] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [1020120120637] | 과전류 보호회로 | 새창보기 |
| [1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
| [1020120114380] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
| [1020120110439] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
| [1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
| [1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ＡＤＣ 및 이를 이용한 아날로그－디지털 변환 방법 | 새창보기 |
| [1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
| [1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120043349] | 정전 방전 보호 소자 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
| [1020120006518] | 정전식 터치센서 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020100124808] | 데드타임 발생회로 | 새창보기 |
| [1020100107729] | 가변 램프 전류 생성 회로 및 이를 이용한 가변 램프 보상 회로 | 새창보기 |
| [1020100099405] | 부궤환회로를 이용한 이완 발진기 | 새창보기 |
| [1020100099404] | 역률 개선 회로 | 새창보기 |
| [1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
| [1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
| [1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
| [1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
중요키워드
| [KST2014047510][한양대학교 에리카캠퍼스] | 가변전원 공급장치, 그를 포함하는 저 전력 반도체 회로 및 반도체 회로의 전력 소모 개선 방법 | 새창보기 |
|---|---|---|
| [KST2014044498][한양대학교 에리카캠퍼스] | 전압 레벨 변환기 및 그를 포함한 전압 레벨 변환 장치 | 새창보기 |
| [KST2014047372][한양대학교 에리카캠퍼스] | 레벨 쉬프터 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|