1 |
1
주파수 조정 2진 데이터를 프리-스큐 래치를 통해 입력하여 2진 데이터 워드를 출력하는 주파수 레지스터와, 상기 주파수 레지스터의 2진 데이터 워드를 클럭 주파수에 따라 계수하여 출력하는 위상 누산기와, 상기 위상 누산기의 출력을 디-스큐 래치를 통해 입력하여 정현 파형을 나타내는 디지탈 데이터로 출력하는 사인 롬과, 상기 사인 롬으로부터 출력되는 디지탈 데이터를 입력하여 양자화된 아날로그 데이터로 변환하는 디지탈-아날로그로 변환기와, 상기 디지탈-아날로그 변환기를 통해 양자화된 데이터를 입력하여 고주파 성분을 제거시키는 제 1 저역통과 필터와, 상기 제 1 저역통과 필터를 통해 출력되는 주파수를 입력하는 제 1 위상 변환기와, 국부 발진기로부터 출력되는 주파수를 입력하는 제 2 위상 변환기와, 상기 제 1 및 제 2 위상 변환기로부터 출력되는 각각의 주파수들을 혼합하기 위한 제 1 및 제 2 믹서와, 상기 제 1 및 제 2 믹서로부터 출력되는 주파수를 합하기 위한 덧셈기와, 상기 덧셈기로부터 출력되는 주파수를 증폭하기 위한 증폭기와, 상기 증폭기를 통해 출력되는 주파수를 입력하여 고주파 성분을 제거시키는 제 2 저역통과 필터로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
2 |
2
제 1 항에 있어서, 상기 위상 누산기는 상기 주파수 레지스터의 2진 데이터 워드를 클럭 주파수에 따라 계수하여 출력하는 위상 가산기와, 상기 위상 가산기의 출력 주파수를 입력하여 누산하고, 상기 누산된 주파수를 상기 위상 가산기로 궤환시켜 원래의 값과 다시 가산하여 위상 값을 계수하므로써 주소 비트를 출력하는 위상 레지스터와, 상기 위상 레지스터의 출력을 입력하여 잡음을 제거하는 잡음 정형기로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
3 |
3
제 2 항에 있어서, 상기 위상 가산기는 다수의 전가산기가 파이프라인 구조로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
4 |
4
제 2 항에 있어서, 상기 잡음 정형기는 제 1 및 제 2 위상 누산기가 직렬로 접속된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
5 |
5
제 4 항에 있어서, 상기 제 1 및 제 2 위상 누산기 각각은 상기 주파수 레지스터의 2진 데이터 워드를 클럭 주파수에 따라 계수하여 출력하는 위상 가산기와, 상기 위상 가산기의 출력 주파수를 입력하여 누산하고, 상기 누산된 주파수를 상기 위상 가산기로 궤환시켜 원래의 값과 다시 가산하여 위상 값을 계수하므로써 주소 비트를 출력하는 위상 레지스터로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
6 |
6
프리-스큐 래치를 통해 주파수 조정 2진 데이터를 입력하여 다수의 주파수 조정 워드 및 위상이 다른 다수의 주파수 조정 워드를 각각 출력하는 주파수 조정 워드 발생기와, 상기 주파수 조정 워드 발생기로부터 출력되는 위상이 다른 주파수 조정 워드를 각각 입력하여 클럭 주파수에 따라 계수하므로써 데이터를 출력하는 다수의 위상 누산기와, 상기 다수의 위상 누산기로부터 출력되는 데이터와 상기 다수의 주파수 조정 워드를 각각 입력하는 다수의 덧셈기와, 상기 다수의 덧셈기 출력 데이터를 각각의 디-스큐 래치를 통해 입력하여 정현 파형을 나타내는 디지탈 데이터를 출력하는 다수의 사인 롬과, 상기 다수의 사인 롬으로부터 출력되는 다수의 디지탈 데이터를 각각 입력하여 아날로그 데이터로 출력하는 멀티플렉스 회로로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|
7 |
7
제 1 항에 있어서, 상기 멀티플렉스 회로는 각각의 사인 롬의 출력 데이터를 입력하며 각각의 클럭 신호에 따라 데이터를 각각 출력하는 제 1 내지 제 4 레지스터와, 각각의 선택 신호에 따라 상기 제 1 및 제 2 레지스터의 출력 데이터와 상기 제 3 및 제 4 레지스터의 출력 데이터를 각각 합성하여 출력하는 제 1 및 제 2 멀티플렉스 회로와, 상기 제 1 및 제 2 멀티플렉스 회로의 출력 데이터를 각각 입력하여 클럭 신호에 따라 데이터를 출력하는 제 5 및 제 6 레지스터와, 선택 신호에 따라 상기 제 5 및 제 6 레지스터의 출력 데이터를 합성하여 출력하는 제 3 멀티플렉스 회로와, 상기 제 3 멀티플렉스 회로의 출력 데이터를 입력하여 클럭 신호에 따라 데이터를 출력하는 제 7 레지스터로 구성된 것을 특징으로 하는 고주파 디지탈 주파수 합성기
|