| 1 |
1
제1 클럭신호에 따라 최종 출력신호의 하위 비트에 대한 카운트를 수행하는 제1 카운터;제2 클럭신호에 따라 상기 최종 출력신호의 상위 비트에 대한 카운트를 수행하는 제2 카운터; 및상기 제1 클럭신호로부터 상기 제2 클럭신호를 발생시키는 클럭신호 발생부를 포함하는 고속 카운터 장치
|
| 2 |
2
제 1항에 있어서, 상기 제2 클럭신호는 상기 제1 클럭신호보다 낮은 주파수로 동기화되는 것을 특징으로 하는 고속 카운터 장치
|
| 3 |
3
제 1항에 있어서, 상기 하위 비트는 2 비트인 것을 특징으로 하는 고속 카운터 장치
|
| 4 |
4
제 3항에 있어서, 상기 제2 클럭신호는 상기 제1 클럭신호의 주파수의 1/4로 동기화되는 것을 특징으로 하는 고속 카운터 장치
|
| 5 |
5
제 1항에 있어서, 상기 제1 카운터는 반전출력이 입력으로 피드백되는 토글 방식으로 구성되는 D 플립-플롭을 적어도 하나 이상 포함하여, 토글 인크리먼터(toggle incrementer)로서 동작하는 것을 특징으로 하는 고속 카운터 장치
|
| 6 |
6
제 1항에 있어서, 상기 제2 카운터는 상기 상위 비트의 비트 수에 대응되는 적어도 하나 이상의 가산기 및 플립-플롭을 포함하여, 모듈로 인크리먼터(modulo incrementer)로서 동작하는 것을 특징으로 하는 고속 카운터 장치
|
| 7 |
7
제 1항에 있어서, 상기 클럭신호 발생부는적어도 하나 이상의 논리 게이트 회로 및 플립-플롭을 포함하여 상기 제1 카운터에서 출력되는 신호의 특정 상태 변화에 트리거되도록 상기 제2 클럭신호를 발생시키는 것을 특징으로 하는 고속 카운터 장치
|
| 8 |
8
제 1항에 있어서, 상기 클럭신호 발생부는반전출력이 입력으로 피드백되는 토글 방식으로 구성되는 D 플립-플롭을 적어도 하나 이상 포함하여 상기 제2 클럭신호를 발생시키는 것을 특징으로 하는 고속 카운터 장치
|
| 9 |
9
제 1항에 있어서, 상기 클럭신호 발생부는상기 제1 카운터에서 출력되는 신호의 최상위 비트 신호를 지연시키고, 지연된 상기 최상위 비트 신호의 상태 변화에 트리거 되도록 상기 제2 클럭신호를 발생시키는 것을 특징으로 하는 고속 카운터 장치
|
