맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

송신 회로, 수신 회로 및 이들을 포함하는 송/수신 시스템(TRANSMITTER CIRCUIT, RECEIVER CIRCUIT AND TRANSMITTING/RECEIVING SYSTEM INCLUDING THE SAME)

  • 기술번호 : KST2015225813
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 송신 회로는, 전송 라인으로 신호를 전송하기 위한 드라이버; 상기 전송 라인의 전압 레벨이 기준값 이상인지를 감지하는 감지부; 및 상기 감지부에 의해 상기 전송 라인의 전압 레벨이 기준값 이상이라고 판단되는 경우에 상기 드라이버로부터 상기 전송 라인으로의 전류 흐름을 차단하는 차단부를 포함할 수 있다.
Int. CL G11C 7/06 (2006.01.01) G11C 5/14 (2006.01.01) G06F 13/40 (2006.01.01) H04L 25/02 (2006.01.01) H03K 19/017 (2006.01.01)
CPC G11C 7/06(2013.01) G11C 7/06(2013.01) G11C 7/06(2013.01) G11C 7/06(2013.01) G11C 7/06(2013.01)
출원번호/일자 1020140058099 (2014.05.15)
출원인 에스케이하이닉스 주식회사, 고려대학교 산학협력단
등록번호/일자
공개번호/일자 10-2015-0132612 (2015.11.26) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.05.15)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유정택 대한민국 경기도 구리시
2 김철우 대한민국 서울특별시 성북구
3 송준영 대한민국 서울특별시 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2014.05.15 수리 (Accepted) 1-1-2014-0455004-18
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2019.05.15 수리 (Accepted) 1-1-2019-0494865-22
4 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2019.05.21 수리 (Accepted) 1-1-2019-0517882-83
5 보정요구서
Request for Amendment		 2019.05.27 발송처리완료 (Completion of Transmission) 1-5-2019-0086662-40
6 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2019.05.28 수리 (Accepted) 1-1-2019-0545453-11
7 선행기술조사의뢰서
Request for Prior Art Search		 2019.07.12 수리 (Accepted) 9-1-9999-9999999-89
8 선행기술조사보고서
Report of Prior Art Search		 2019.08.08 수리 (Accepted) 9-1-2019-0038137-93
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
10 의견제출통지서
Notification of reason for refusal		 2020.07.08 발송처리완료 (Completion of Transmission) 9-5-2020-0467778-96
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2020.09.07 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0944786-15
12 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
 2020.09.07 수리 (Accepted) 1-1-2020-0944785-70
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
전송 라인으로 신호를 전송하기 위한 드라이버;상기 전송 라인의 전압 레벨이 기준값 이상인지를 감지하는 감지부; 및상기 감지부에 의해 상기 전송 라인의 전압 레벨이 기준값 이상이라고 판단되는 경우에 상기 드라이버로부터 상기 전송 라인으로의 전류 흐름을 차단하는 차단부를 포함하는 송신 회로
2 2
제 1항에 있어서,상기 송신 회로는 활성화 신호에 응답해 활성화/비활성화되는송신 회로
3 3
제 2항에 있어서,상기 감지부는상기 활성화 신호의 비활성화시에 차단 신호를 비활성화하는 비활성화부; 및상기 활성화 신호의 활성화시에 상기 전송 라인의 전압 레벨에 응답해 상기 차단 신호를 활성화하는 활성화부를 포함하는 송신 회로
4 4
제 3항에 있어서,상기 활성화부는상기 전송 라인에 게이트단과 드레인단이 연결된 제1트랜지스터; 및상기 제1트랜지스터의 소스단 레벨에 따라 상기 차단 신호를 활성화 레벨로 구동하기 위한 제2트랜지스터를 포함하는송신 회로
5 5
제 4항에 있어서,상기 활성화부는상기 활성화 신호의 비활성화시에 상기 제2트랜지스터가 오프되도록 제어하기 위한 제3트랜지스터를 더 포함하는송신 회로
6 6
제 3항에 있어서,상기 차단부는상기 차단 신호에 응답해 상기 드라이버로부터 상기 전송 라인으로의 전류 전달을 차단하는 스위치를 포함하는송신 회로
7 7
제 2항에 있어서,상기 드라이버는상기 활성화 신호의 활성화시에 상기 신호의 레벨에 응답해 상기 전송 라인으로 전류를 공급하기 위한 풀업 드라이버; 및상기 활성화 신호의 활성화시에 상기 신호의 레벨에 응답해 상기 전송 라인으로부터 전류를 싱킹하기 위한 풀다운 드라이버를 포함하는송신 회로
8 8
전송 라인의 전압 레벨에 응답해 출력 노드를 풀다운 구동하는 제1NMOS 트랜지스터;상기 출력 노드의 전압 레벨에 응답해 상기 전송 라인과 프리차지 노드를 연결하는 제1PMOS 트랜지스터;상기 프리차지 노드에 연결된 하나 이상의 캐패시터;상기 출력 노드의 전압 레벨에 응답해 제어 노드를 풀업 구동하기 위한 제2PMOS 트랜지스터;상기 프리차지 노드의 전압 레벨에 응답해 상기 전송 라인과 상기 제어 노드를 전기적으로 연결하기 위한 제2NMOS 트랜지스터; 및상기 제어 노드의 전압 레벨에 응답해 상기 출력 노드를 풀업 구동하기 위한 제3PMOS 트랜지스터를 포함하는 수신 회로
9 9
제 8항에 있어서,상기 제2PMOS 트랜지스터로 공급되는 전류량을 제한하기 위한 클램핑 소자를 더 포함하는 수신 회로
10 10
제 8항에 있어서,상기 출력 노드의 신호를 반전해 출력 신호를 생성하기 위한 인버터를 더 포함하는 수신 회로
11 11
전송 라인;상기 전송 라인으로 신호를 송신하기 위한 송신 회로; 및상기 전송 라인으로 전송된 신호를 수신하기 위한 수신 회로를 포함하고,상기 송신 회로는상기 전송 라인으로 신호를 전송하기 위한 드라이버;상기 전송 라인의 전압 레벨이 기준값 이상인지를 감지하는 감지부; 및상기 감지부에 의해 상기 전송 라인의 전압 레벨이 기준값 이상이라고 판단되는 경우에 상기 드라이버로부터 상기 전송 라인으로의 전류 흐름을 차단하는 차단부를 포함하는송/수신 시스템
12 12
제 11항에 있어서,상기 송신 회로는 활성화 신호에 응답해 활성화/비활성화되는송/수신 시스템
13 13
제 12항에 있어서,상기 감지부는상기 활성화 신호의 비활성화시에 차단 신호를 비활성화하는 비활성화부; 및상기 활성화 신호의 활성화시에 상기 전송 라인의 전압 레벨에 응답해 상기 차단 신호를 활성화하는 활성화부를 포함하는송/수신 시스템
14 14
제 13항에 있어서,상기 활성화부는상기 전송 라인에 게이트단과 드레인단이 연결된 제1트랜지스터; 및상기 제1트랜지스터의 소스단 레벨에 따라 상기 차단 신호를 활성화 레벨로 구동하기 위한 제2트랜지스터를 포함하는송/수신 시스템
15 15
제 14항에 있어서,상기 활성화부는상기 활성화 신호의 비활성화시에 상기 제2트랜지스터가 오프되도록 제어하기 위한 제3트랜지스터를 더 포함하는송/수신 시스템
16 16
제 13항에 있어서,상기 차단부는상기 차단 신호에 응답해 상기 드라이버로부터 상기 전송 라인으로의 전류 전달을 차단하는 스위치를 포함하는송/수신 시스템
17 17
제 11항에 있어서,상기 수신 회로는상기 전송 라인의 전압 레벨에 응답해 출력 노드를 풀다운 구동하는 제1NMOS 트랜지스터;상기 출력 노드의 전압 레벨에 응답해 상기 전송 라인과 프리차지 노드를 연결하는 제1PMOS 트랜지스터;상기 프리차지 노드에 연결된 하나 이상의 캐패시터;상기 출력 노드의 전압 레벨에 응답해 제어 노드를 풀업 구동하기 위한 제2PMOS 트랜지스터;상기 프리차지 노드의 전압 레벨에 응답해 상기 전송 라인과 상기 제어 노드를 전기적으로 연결하기 위한 제2NMOS 트랜지스터; 및상기 제어 노드의 전압 레벨에 응답해 상기 출력 노드를 풀업 구동하기 위한 제3PMOS 트랜지스터를 포함하는송/수신 시스템
18 18
제 17항에 있어서,상기 수신 회로는상기 제2PMOS 트랜지스터로 공급되는 전류량을 제한하기 위한 클램핑 소자를 더 포함하는송/수신 시스템
19 19
제 17항에 있어서,상기 수신 회로는상기 출력 노드의 신호를 반전해 출력 신호를 생성하기 위한 인버터를 더 포함하는송/수신 시스템
20 20
제 12항에 있어서,상기 활성화 신호는 클럭인송/수신 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.