| 1 |
1
기준 주파수 신호와 피드백 된 지연고정루프 주파수 신호에 기초하여 다중 위상신호를 발생하는 지연 고정 루프부, 및 상기 발생된 다중 위상신호에 대응되는 적어도 하나의 펄스를 생성하는 펄스 생성부를 포함하는 인젝션 락킹부; 및상기 기준 주파수 신호와 피드백 된 위상고정루프 주파수 신호 사이의 위상 차이에 기초하여 상기 위상고정루프 주파수 신호를 제어하는 위상 고정 루프부를 포함하고,상기 펄스 생성부는소스 및 드레인이 각각 VDD 전원 및 NMOS에 연결되고, 게이트 전압으로 기준 주파수를 입력받아 동작하는 PMOS;상기 기준 주파수와 상기 PMOS의 출력 신호를 논리곱 연산하여 출력하는 AND 게이트;상기 AND 게이트의 출력 신호를 임시 저장하는 버퍼; 및소스 및 드레인이 각각 그라운드 및 상기 PMOS에 연결되고, 게이트 전압으로 상기 AND 게이트의 출력 신호를 입력받아 동작하는 NMOS를 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 2 |
2
제1항에 있어서,상기 위상 고정 루프부는상기 기준 주파수 신호와 상기 피드백 된 위상고정루프 주파수 신호 사이의 위상 차이, 및 상기 적어도 하나의 펄스에 기초하여 상기 위상고정루프 주파수 신호의 위상을 변화시키는 전압 제어 발진기를 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 3 |
3
제2항에 있어서,상기 전압 제어 발진기는포지티브 노드와 네거티브 노드 사이에 형성된 NMOS(N-channel Metal Oxide Semiconductor)를 통해 상기 인젝션 락킹부로부터 상기 펄스를 입력받아 상기 NMOS를 온 또는 오프시키는 딜레이 셀(delay cell) 회로를 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 지연 고정 루프부는상기 지연고정루프 주파수 신호를 출력하는 전압 제어 지연 라인;상기 기준 주파수 신호 및 상기 전압 제어 지연 라인으로부터 피드백 된 지연고정루프 주파수 신호를 입력받고, 입력된 두 신호의 위상 및 주파수를 비교하여 차이를 검출하는 위상 주파수 검출기; 및상기 위상 주파수 검출기에 의해 검출된 위상 및 주파수의 차이에 기초하여 상기 전압 제어 지연 라인의 제어 전압을 생성하는 전하 펌프를 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 6 |
6
제5항에 있어서,상기 지연 고정 루프부는상기 전하 펌프에 의해 생성된 상기 제어 전압을 필터링하는 로우 패스 필터를 더 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 7 |
7
제5항에 있어서,상기 지연 고정 루프부는상기 전압 제어 지연 라인과 상기 펄스 생성부 사이의 접속 라인들을 스위칭하여 상기 전압 제어 발진기에 주입되는, 펄스 형태의 위상 신호의 개수를 조절하는 복수의 스위치를 더 포함하는 것을 특징으로 하는 위상 고정 루프
|
| 8 |
8
기준 주파수 신호와 피드백 된 지연고정루프 주파수 신호에 기초하여 다중 위상신호를 발생하는 지연 고정 루프부;상기 다중 위상신호에 대응되는 적어도 하나의 펄스를 생성하는 펄스 생성부; 및상기 기준 주파수 신호와 피드백 된 위상고정루프 주파수 신호 사이의 위상 차이에 기초하여 상기 위상고정루프 주파수 신호를 제어하는 위상 고정 루프부를 포함하고,상기 펄스 생성부는소스 및 드레인이 각각 VDD 전원 및 NMOS에 연결되고, 게이트 전압으로 기준 주파수를 입력받아 동작하는 PMOS;상기 기준 주파수와 상기 PMOS의 출력 신호를 논리곱 연산하여 출력하는 AND 게이트;상기 AND 게이트의 출력 신호를 임시 저장하는 버퍼; 및소스 및 드레인이 각각 그라운드 및 상기 PMOS에 연결되고, 게이트 전압으로 상기 AND 게이트의 출력 신호를 입력받아 동작하는 NMOS를 포함하고,상기 위상 고정 루프부는상기 적어도 하나의 펄스에 기초하여 상기 위상고정루프 주파수 신호의 위상을 제어하는 것을 특징으로 하는 위상 고정 루프
|
| 9 |
9
위상 고정 루프의 지연 고정 루프부에서, 기준 주파수 신호와 피드백 된 지연고정루프 주파수 신호에 기초하여 다중 위상신호를 발생하는 단계;상기 위상 고정 루프의 펄스 생성부에서, 상기 다중 위상신호에 대응되는 적어도 하나의 펄스를 생성하는 단계; 및상기 위상 고정 루프의 위상 고정 루프부에서, 상기 기준 주파수 신호와 피드백 된 위상고정루프 주파수 신호 사이의 위상 차이, 및 상기 적어도 하나의 펄스에 기초하여 상기 위상고정루프 주파수 신호의 주파수 및 위상을 제어하는 단계를 포함하고,상기 펄스 생성부는소스 및 드레인이 각각 VDD 전원 및 NMOS에 연결되고, 게이트 전압으로 기준 주파수를 입력받아 동작하는 PMOS;상기 기준 주파수와 상기 PMOS의 출력 신호를 논리곱 연산하여 출력하는 AND 게이트;상기 AND 게이트의 출력 신호를 임시 저장하는 버퍼; 및소스 및 드레인이 각각 그라운드 및 상기 PMOS에 연결되고, 게이트 전압으로 상기 AND 게이트의 출력 신호를 입력받아 동작하는 NMOS를 포함하는 것을 특징으로 하는 위상 고정 루프의 인젝션 락킹 방법
|
| 10 |
10
제9항에 있어서,상기 위상고정루프 주파수 신호의 주파수 및 위상을 제어하는 단계는상기 위상 고정 루프부의 전압 제어 발진기에서, 포지티브 노드와 네거티브 노드 사이에 형성된 NMOS를 통해 상기 펄스 생성부로부터 상기 펄스를 입력받아 상기 NMOS를 온 또는 오프시키는 단계를 포함하는 것을 특징으로 하는 위상 고정 루프의 인젝션 락킹 방법
|
| 11 |
11
제9항에 있어서,상기 다중 위상신호를 발생하는 단계는상기 지연 고정 루프부의 전압 제어 지연 라인에서, 상기 지연고정루프 주파수 신호를 출력하는 단계;상기 지연 고정 루프부의 위상 주파수 검출기에서, 상기 기준 주파수 신호 및 상기 전압 제어 지연 라인으로부터 피드백 된 지연고정루프 주파수 신호를 입력받고, 입력된 두 신호의 위상 및 주파수를 비교하여 차이를 검출하는 단계; 및상기 지연 고정 루프부의 전하 펌프에서, 상기 위상 주파수 검출기에 의해 검출된 위상 및 주파수의 차이에 기초하여 상기 전압 제어 지연 라인의 제어 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 위상 고정 루프의 인젝션 락킹 방법
|
| 12 |
12
제11항에 있어서,상기 다중 위상신호를 발생하는 단계는상기 지연 고정 루프부의 로우 패스 필터에서, 상기 전하 펌프에 의해 생성된 상기 제어 전압을 필터링하는 단계를 더 포함하는 것을 특징으로 하는 위상 고정 루프의 인젝션 락킹 방법
|
| 13 |
13
제11항에 있어서,상기 다중 위상신호를 발생하는 단계는상기 지연 고정 루프부의 복수의 스위치에서, 상기 전압 제어 지연 라인과 상기 펄스 생성부 사이의 접속 라인들을 스위칭하여 상기 전압 제어 발진기에 주입되는, 펄스 형태의 위상 신호의 개수를 조절하는 단계를 더 포함하는 것을 특징으로 하는 위상 고정 루프의 인젝션 락킹 방법
|
