| 1 |
1
기판;상기 기판 상에 제1 방향으로 연장하는 활성층;상기 활성층 상에 배치되고, 상기 제1 방향과 교차하는 제2 방향으로 상기 활성층을 노출시키는 제1 개구부와, 상기 제1 개구부에 인접하여 상기 제2 방향의 상기 활성층의 마주보는 양측 측벽들을 노출시키는 제2 및 제3 개구부들을 구비하는 보호층;상기 제1 개구부 외곽의 상기 보호층의 일측 상에 배치된 소스 전극;상기 보호층의 타측 상에 배치된 드레인 전극;상기 드레인 전극과 상기 소스 전극 사이의 상기 제1 개구부 내에 배치되는 구동 게이트 전극; 및상기 드레인 전극과 상기 구동 게이트 전극 사이에 상기 제2 방향의 상기 활성 층의 마주보는 양측 측벽들의 상기 제2 및 제3 개구부들 내에 각각 배치되어 상기 제 2 방향으로 상기 활성층의 채널 폭을 조절시키는 제1 및 제2 추가 게이트 전극들을 포함하는 반도체 소자
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 활성층은 그 두께가 상기 활성층 중 다른 부분의 두께보다 얇으며, 상기 제2 개구부에 대응하는 부분에 형성되는 제1 셜로우부를 가지는 반도체 소자
|
| 6 |
6
제5항에 있어서,상기 제1 셜로우부와 상기 제1 추가 게이트 전극 사이에 형성되는 절연층을 더 포함하는 반도체 소자
|
| 7 |
7
제5항에 있어서,상기 제1 추가 게이트 전극은 상기 제1 셜로우부와 접촉하는 것을 특징으로 하는 반도체 소자
|
| 8 |
8
제1항에 있어서,상기 반도체 소자는 상기 기판과 상기 제1 추가 게이트 전극 사이에 형성되는 절연층을 더 포함하는 것을 특징으로 하는 반도체 소자
|
| 9 |
9
제1항에 있어서,상기 활성층은 상기 기판 위에 형성되는 버퍼층; 및상기 버퍼층 위에 형성되는 베리어층을 포함하며,상기 버퍼층을 구성하는 물질은 GaN을 포함하며,상기 베리어층을 구성하는 물질은 AlGaN을 포함하고,상기 보호층을 구성하는 물질은 GaN을 포함하는 반도체 소자
|
| 10 |
10
제1항에 있어서,상기 소스 전극, 상기 드레인 전극, 상기 구동 게이트 전극 및 상기 제1 추가 게이트 전극을 이루는 물질은 Ti, Al, Ni, Au, Ge 및 Pt로 이루어진 군에서 적어도 하나 이상 선택되는 것을 특징으로 하는 반도체 소자
|
| 11 |
11
제1항에 있어서,상기 제1 추가 게이트 전극은 각각 제1 면적을 갖는 제1 추가 게이트 전극 하부 및 상기 제1 면적보다 큰 제2 면적을 갖는 제1 추가 게이트 전극 상부를 갖고,상기 제2 추가 게이트 전극은 제3 면적을 갖는 제2 추가 게이트 전극 하부 및 상기 제3 면적보다 큰 제4 면적을 갖는 제2 추가 게이트 전극 상부를 갖고,상기 반도체 소자는 상기 제1 추가 게이트 전극 및 상기 제2 추가 게이트 전극 위에 형성되어 상기 제1 추가 게이트 전극 및 상기 제2 추가 게이트 전극을 전기적으로 연결하는 연결 전극을 더 포함하는 것을 특징으로 하는 반도체 소자
|
| 12 |
12
기판 상에 제1 방향으로 연장하는 활성층을 형성하는 단계;상기 활성층 상에 보호층을 형성하는 단계;상기 보호층의 일부를 식각하여 상기 제1 방향과 교차하는 제2 방향으로 상기 보호층을 노출시키는 제1 개구부와, 상기 제1 개구부와 인접하여 상기 제2 방향의 상기 활성층의 마주보는 양측 측벽들을 각각 노출시키는 제2 개구부 및 제3 개구부을 형성하는 단계;상기 보호층 상에 절연층을 형성하는 단계; 및상기 제1 개구부, 상기 제2 개구부, 및 제3 개구부들 내에 구동 게이트 전극, 제1 추가 게이트 전극, 제2 추가 게이트 전극을 각각 형성하고, 상기 제 1 방향의 상기 활성층의 양측 말단들의 상기 보호층 상에 소스 전극 및 드레인 전극을 각각 형성하는 단계를 포함하는 반도체 소자 제작 방법
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
제12항에 있어서,상기 구동 게이트 전극 및 제1 추가 게이트 전극을 형성하는 단계 이후, 상기 제1 추가 게이트 전극 및 상기 제2 추가 게이트 전극을 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함하는 반도체 소자 제작 방법
|
| 17 |
17
제12항에 있어서,상기 보호층의 일부를 식각하는 단계에서, 상기 활성층이 상기 제1 개구부 위치에 대응하는 제4 개구부를 갖도록 식각하며,상기 활성층이 상기 제2 개구부 위치에 대응하는 제5 개구부를 갖도록 식각하는 반도체 소자 제작 방법
|
| 18 |
18
제12항에 있어서,상기 보호층의 일부를 식각하는 단계에서, 상기 활성층이 상기 제1 개구부 위치에 대응하는 제1 셜로우부를 갖도록 식각하며,상기 활성층이 상기 제2 개구부 위치에 대응하는 제2 셜로우부를 갖도록 식각하는 반도체 소자 제작 방법
|
| 19 |
19
제12항에 있어서,상기 절연층을 형성하는 단계에서 상기 절연층 중 상기 제1 개구부 위치에 대응하는 부분이 식각되고,상기 제1 추가 게이트 전극이 상기 활성층과 접촉하는 반도체 소자 제작 방법
|
| 20 |
20
제12항에 있어서,상기 구동 게이트 전극 및 제1 추가 게이트 전극을 형성하는 단계에서, 리프트 오프(lift-off) 공정을 통해 상기 구동 게이트 전극 및 상기 제1 추가 게이트 전극을 동시에 형성하는 반도체 소자 제작 방법
|
