맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비정질 실리콘 막을 결정화하는 방법 및 상기 방법을 이용하여 형성된 결정질 실리콘 막을 포함하는 반도체 소자(Method for crystallizing amorphous silicon film and crystalized silicon film using the method)

  • 기술번호 : KST2016006711
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 비정질 실리콘 막을 결정화하는 방법은 반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계; 상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계를 포함한다. 본 발명에 따른 반도체 소자에 형성되는 비정질 실리콘 막의 적어도 일부를 결정화하는 방법을 이용하면 하드마스크, 박막 트랜지스터의 채널층 등에 형성된 비정질 실리콘 막을 액시머 레이저 어닐링 법을 이용하여 일부를 결정질 실리콘 막으로 형성한 경우에도 표면 거칠기가 불량해지지 않음으로서, 엑시머 레이저 어닐링 이후에 추가의 표면을 평탄하게 하는 단계가 필요 없으므로, 결정질 실리콘 막의 제조가 용이해진다.
Int. CL H01L 21/822 (2006.01) H01L 21/324 (2006.01)
CPC H01L 21/02675(2013.01) H01L 21/02675(2013.01) H01L 21/02675(2013.01)
출원번호/일자 1020140098087 (2014.07.31)
출원인 연세대학교 산학협력단
등록번호/일자
공개번호/일자 10-2016-0017157 (2016.02.16) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.07.31)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 손현철 대한민국 서울 강남구
2 오진호 대한민국 서울특별시 서대문구
3 심선경 대한민국 서울특별시 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김승욱 대한민국 서울특별시 서초구 강남대로 ***, ***호(서초동, 두산베어스텔)(아이피마스터특허법률사무소)
2 이채형 대한민국 서울특별시 강남구 테헤란로 **길 ** (대치동 동구빌딩 *층) Neo국제특허법률사무소

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2014.07.31 수리 (Accepted) 1-1-2014-0726848-04
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
3 선행기술조사의뢰서
Request for Prior Art Search		 2015.03.10 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2015.05.11 발송처리완료 (Completion of Transmission) 9-6-2015-0032744-70
5 의견제출통지서
Notification of reason for refusal		 2015.09.17 발송처리완료 (Completion of Transmission) 9-5-2015-0640362-14
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2015.11.12 수리 (Accepted) 1-1-2015-1102852-87
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2015.12.07 수리 (Accepted) 1-1-2015-1193186-98
8 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2016.01.04 수리 (Accepted) 1-1-2016-0001468-77
9 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2016.02.17 수리 (Accepted) 1-1-2016-0156969-29
10 지정기간연장 관련 안내서
Notification for Extension of Designated Period		 2016.02.22 발송처리완료 (Completion of Transmission) 1-5-2016-0026805-84
11 거절결정서
Decision to Refuse a Patent		 2016.03.31 발송처리완료 (Completion of Transmission) 9-5-2016-0237910-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계;상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 및상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
2 2
청구항 1에 있어서, 상기 방법은 상기 캡핑층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
3 3
청구항 1에 있어서, 상기 캡핑층은 SiO2 또는 SiNx 막인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
4 4
청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 비정질 실리콘 막은 하드마스크인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
5 5
청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 비정질 실리콘 막은 채널층인 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
6 6
청구항 2에 있어서, 상기 캡핑층은 에칭에 의하여 제거되는 것을 특징으로 하는 반도체 소자의 비정질 실리콘 막을 결정화하는 방법
7 7
반도체 기판의 적어도 일부에 비정질 실리콘 막을 형성하는 단계; 상기 비정질 실리콘 막 위에 캡핑 층을 형성하는 단계; 및 상기 캡핑층이 형성된 비정질 실리콘 막의 미리 정해진 위치에 엑시머 레이저를 이용하여 열처리하는 단계에 의하여 형성된 결정질 실리콘 막을 포함하는 것을 특징으로 하는 반도체 소자
8 8
청구항 7에 있어서,또한, 상기 비정질 실리콘 막은 하드마스크인 것을 특징으로 하는 반도체 소자
9 9
청구항 8에 있어서, 상기 비정질 실리콘 막 중 결정질 실리콘 막으로 형성되는 부분의 하부에는 얼라인 키가 형성된 것을 특징으로 하는 반도체 소자
10 10
청구항 7에 있어서, 상기 반도체 소자는 박막 트랜지스터이고, 비정질 실리콘 막은 채널층인 것을 특징으로 하는 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 연세대학교산학협력단 교내-연세대학교-연세대학교-산학단사업비-성과활용비 [RCMS2012-8-1950]홍익대/반도체-디스플레이 열처리 장비용 핵심 원천 기술 개발