| 1 |
1
검출할 신호의 직교 서브 샘플링에 이용되는 서브 샘플링 클록(Sub Sampling Clock) 생성 장치로서,서브 샘플링 주파수의 N배인 제1 주파수 신호를 생성하는 주파수 생성기; 및상기 제1 주파수 신호를 적어도 하나의 기설정된 제1 분배율로 분할하여 적어도 하나의 동상신호(In-Phase signal)를 생성하고, 상기 적어도 하나의 동상신호에 각기 직교하는 적어도 하나의 직교신호(Quadrature signal)를 생성하며, 상기 적어도 하나의 동상신호 및 상기 적어도 하나의 직교신호를 그 위상 차를 유지하면서 적어도 하나의 기설정된 제2 분배율로 분할하여 상기 서브 샘플링 주파수에 대응하는 적어도 하나의 제1 신호 및 적어도 하나의 제2 신호를 생성하는 주파수 분배기;를 포함하는 클록 생성 장치
|
| 2 |
2
제1항에 있어서, 상기 제1 신호와 상기 제1 신호에 대응하는 제2 신호의 위상 차이는,상기 검출할 신호가 위치하는 주파수 대역의 반송파 주파수의 역수인 반송파 주기의 1/4배이거나, 상기 서브 샘플링 주파수의 역수인 서브 샘플링 주기의 1/2배에 상기 반송파 주기의 1/4을 더하거나 뺀 값이거나, 상기 서브 샘플링 주기의 1/2배에 상기 반송파 주기의 1/4을 더하거나 뺀 값인 클록 생성 장치
|
| 3 |
3
제1항에 있어서,상기 적어도 하나의 제1 신호 및 상기 적어도 하나의 제2 신호 중에서 상기 검출할 신호가 위치하는 주파수 대역의 반송파 주기의 1/4배이거나 서브 샘플링 주기의 1/2배에 상기 반송파 주기의 1/4를 더하거나 뺀 위상 차를 갖는 제1 신호와 제2 신호를 각기 서브 샘플링 클록 Q 및 서브 샘플링 클록 I으로 선택하는 클록 선택기;를 더 포함하는 클록 생성 장치
|
| 4 |
4
제1항에 있어서, 상기 주파수 분배기는,입력신호를 각기 기설정된 제1 분배율로 분할하여 상기 적어도 하나의 동상신호를 생성하고, 상기 적어도 하나의 동상신호에 직교하는 상기 적어도 하나의 직교신호를 생성하는 직교위상 분할부; 및상기 적어도 하나의 직교신호 각각 및 상기 적어도 하나의 동상신호 각각 중 적어도 하나를 기설정된 제2 분배율로 분할하여 상기 각 직교신호 및 상기 각 직교신호에 대응하는 각 동상신호를 그 위상 차는 유지하면서, 그 주파수를 분할하여 상기 샘플링 주파수에 대응하는 I/Q신호를 생성하는 제1 주파수 분할부;를 포함하는 것인 클록 생성 장치
|
| 5 |
5
제4항에 있어서, 상기 입력신호는, 상기 제1 주파수 신호, 상기 각 직교신호 또는 상기 각 동상신호인 클록 생성 장치
|
| 6 |
6
제1항에 있어서, 상기 주파수 분배기는,상기 적어도 하나의 동상신호 및 상기 적어도 하나의 직교신호를 상기 제1 주파수 신호와 동기화시키는 것인 클록 생성 장치
|
| 7 |
7
제3항에 있어서, 상기 클록 선택기는,상기 서브 샘플링 클록 Q와 상기 서브 샘플링 클록 I의 위상 차를 확인하고, 상기 서브 샘플링 클록 Q와 상기 서브 샘플링 클록 I의 위상 차가 기설정된 위상 차를 갖지 않으면, 상기 서브 샘플링 클록 Q와 상기 서브 샘플링 클록 I의 위상 차를 보정하는 것인 클록 생성 장치
|
| 8 |
8
제1항에 있어서, 상기 제1 및 제2 분배율은,2의 배수이거나, 기설정된 가변하는 상수인 클록 생성 장치
|
| 9 |
9
제1항에 있어서, 상기 제1 분배율 및 상기 제2 분배율은,상호 동일 또는 상이한 것인 클록 생성 장치
|
| 10 |
10
서브 샘플링 클록(Sub Sampling Clock)의 한 주기 내에서 각기 다른 위상을 갖는 복수의 위상신호를 생성하는 다중위상 생성기; 및상기 복수의 위상신호 중에서 상기 서브 샘플링 클록과 기설정된 위상 차를 갖는 신호를 타 서브 샘플링 클록으로 선택하는 위상 선택기를 포함하고,상기 서브 샘플링 클록 및 상기 타 서브 샘플링 클록은, 서브 샘플링 주파수에 N배인 반송파에 실린 검출할 신호에 대한 직교 서브 샘플링시에 각기 서브 샘플링 클록 IQ로 이용되는 것인 클록 생성 장치
|
| 11 |
11
제10항에 있어서, 상기 기설정된 위상 차는,Tc/4 또는 Tc/4±Tc*L이며, 여기서, Tc는 상기 반송파의 주기, L은 양의 정수이며, 상기 Tc/4±Tc*L는, 상기 서브 샘플링 클록의 주기 Ts의 1/2에 상기 Tc/4을 더하거나 뺀 값을 포함하는 것인 클록 생성 장치
|
| 12 |
12
제10항에 있어서, 상기 복수의 위상신호를 상기 서브 샘플링 클록의 한 주기에 동기화시키는 제어기를 더 포함하는 클록 생성 장치
|
| 13 |
13
제12항에 있어서, 상기 제어기는,PLL(Phase-locked loop), DLL(Delay-locked loop), DL(Delay line) 및 IL(Injection Lock) 중 적어도 하나의 제어 방식을 이용하는 것인 클록 생성 장치
|
| 14 |
14
제10항에 있어서, 상기 다중위상 생성기는,직렬로 연결되어 입력신호를 기설정된 지연율로 지연하는 n개의 지연 소자를 포함하고, 상기 n개의 지연 소자 중 첫 번째 지연 소자는 상기 서브 샘플링 클록을 입력받아 상기 기설정된 지연율로 지연하고, 이후 연결된 지연 소자의 입력단에 전달하는 것인 클록 생성 장치
|
| 15 |
15
제14항에 있어서, 상기 위상 선택부는,상기 복수의 위상신호 중에서 상기 기설정된 위상 차를 갖는 신호를 선택하는 것인 클록 생성 장치
|
| 16 |
16
제15항에 있어서, 상기 다중위상 생성기는,상기 기설정된 위상 차를 갖는 신호를 출력하는 지연 소자 이후에 연결된 지연 소자를 동작시키지 않는 것인 클록 생성 장치
|
| 17 |
17
제10항에 있어서, 상기 위상 선택기는,상기 서브 샘플링 클록 및 선택된 상기 타 서브 샘플링 클록의 위상 차를 모니터링하고, 모니터링된 상기 위상 차가 상기 기설정된 위상 차를 만족하지 않으면, 위상 차를 보정하는 것인 클록 생성 장치
|
| 18 |
18
클록 생성 장치에 의한 직교 서브 샘플링(Quadrature Phase Sub Sampling)을 위한 클록 생성 방법으로서,직교 샘플링 주파수와 검출할 신호의 반송파 주파수의 비를 산출하는 단계;상기 직교 샘플링 주파수에 대응하는 직교 샘플링 클록을 생성하는 단계;상기 서브 샘플링 클록의 한 주기 내에서 상기 서브 샘플링 클록과 각기 다른 위상 차를 갖는 복수의 위상신호를 생성하는 단계; 및상기 복수의 위상신호 중에서 상기 서브 샘플링 클록과 기설정된 위상 차를 갖는 타 서브 샘플링 클록을 선택하는 단계를 포함하고,상기 서브 샘플링 클록 및 상기 타 서브 샘플링 클록은, 상기 서브 샘플링 주파수에 N배인 반송파에 실린 검출할 신호에 대한 직교 서브 샘플링시에 각기 Q클록과 I클록으로 이용되는 것인 클록 생성 방법
|
| 19 |
19
제18항에 있어서, 상기 생성하는 단계는,직렬로 연결되어, 입력신호를 기설정된 지연율로 지연하는 n개의 지연 소자를 포함하고, 상기 n개의 지연 소자 중 첫 번째 지연 소자의 입력단에 상기 서브 샘플링 클록을 전달하는 단계를 포함하는 클록 생성 방법
|
| 20 |
20
제18항에 있어서,상기 복수의 위상신호를 상기 서브 샘플링 클록의 한 주기에 동기화시키는 단계를 더 포함하는 클록 생성 방법
|
