맞춤기술찾기

이전대상기술

서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법(SUB-SAMPLING PHASE LOCKED LOOP BASED FRACTIONAL-N FREQUENCY SYNTHESIZER AND METHOD USING THE SAME)

  • 기술번호 : KST2016011325
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기가 개시된다. 본 발명의 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기는 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 서브 샘플링 위상 고정 루프; 및 상기 서브 샘플링 위상 고정 루프로부터 다중 위상 저 잡음 신호가 전달되면 입력되는 n비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위성 저 잡음 신호에 대한 분수배의 주파수를 출력하는 플라잉 가산기를 포함한다.
Int. CL H03L 7/193 (2006.01) H03L 7/08 (2006.01)
CPC H03L 7/193(2013.01) H03L 7/193(2013.01)
출원번호/일자 1020140168636 (2014.11.28)
출원인 고려대학교 산학협력단
등록번호/일자
공개번호/일자 10-2016-0065310 (2016.06.09) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.11.28)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김철우 대한민국 서울특별시 성북구
2 김경민 대한민국 서울특별시 강서구
3 배상근 대한민국 강원도 춘천시 소양

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 홍성욱 대한민국 서울특별시 강남구 역삼로 ***(역삼동) 동아빌딩 *층(주식회사에스와이피)
2 심경식 대한민국 서울시 강남구 역삼로 *** 동아빌딩 *층(에스와이피특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2014.11.28 수리 (Accepted) 1-1-2014-1159388-82
2 선행기술조사의뢰서
Request for Prior Art Search
2015.09.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2015.10.15 수리 (Accepted) 9-1-2015-0067136-78
4 의견제출통지서
Notification of reason for refusal
2016.03.15 발송처리완료 (Completion of Transmission) 9-5-2016-0192956-16
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.05.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0464522-26
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.05.16 수리 (Accepted) 1-1-2016-0464500-22
7 등록결정서
Decision to grant
2016.09.26 발송처리완료 (Completion of Transmission) 9-5-2016-0690233-73
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
주파수 합성기에 있어서, 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 서브 샘플링 위상 고정 루프; 및상기 서브 샘플링 위상 고정 루프로부터 다중 위상 저 잡음 신호가 전달되면 입력되는 n-비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위상 저 잡음 신호에 대한 분수배의 주파수를 출력하는 플라잉 가산기를 포함하되,상기 플라잉 가산기는상기 주파수 제어 신호 및 n-비트의 레지스터 출력 신호를 합산하여 n-비트의 가산기 출력 신호를 출력하는 n-비트 가산기; 상기 가산기 출력 신호를 입력받아 클록 신호에 따라 상기 레지스터 출력 신호를 출력하는 레지스터; 상기 레지스터 출력 신호 중 상위 m-비트의 값을 먹스 선택 신호로 출력하는 트렁케이션부; 상기 먹스 선택 신호에 따라 상기 다중 위상 저 잡음 신호 중 하나의 위상 신호를 먹스 출력 신호로 출력하는 제1 먹스; 및 상기 먹스 출력 신호에 기초하여 상기 클록 신호를 선택하는 제2 및 제3 먹스 및 제1 및 제2 래치를 포함하여,반복적으로 출력되는 상기 먹스 출력 신호에 따라 디더링된 주파수 성분을 시간에 대해 평균을 냄으로써 분수배의 출력 주파수를 합성하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기
2 2
제1항에 있어서, 상기 서브 샘플링 위상 고정 루프는주파수를 고정시키는 주파수 고정 루프;위상을 고정시키는 위상 고정 루프; 및상기 주파수 고정 루프와 위상 고정 루프의 출력 신호에 의거하여 4상태의 위상을 발생시키는 전압 제어 발진기를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기
3 3
제2항에 있어서, 상기 주파수 고정 루프는 입력 신호와 피드백 신호의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상 주파수 검출기;상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하펌프; 및상기 위상 주파수 검출기의 출력단과 상기 전하펌프의 입력단에 연결되어, 미리 설정된 기준 이상의 위상차에 기초하여 발생된 업 신호(UP) 및 다운 신호(DOWN)만을 상기 전하 펌프로 전달하는 데드존 생성기를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기
4 4
제2항에 있어서, 상기 위상 고정 루프는 입력신호와 피드백 신호 및 반전 피드백 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값(SAMP, SAMN)으로 산출하는 서브 샘플링 위상 검출기;상기 서브 샘플링 위상 검출기에서 산출된 직류의 위상차(SAMP, SAMN)를 변환하여 상기 전압 제어 발진기로 전달하는 서브 샘플링 전하펌프; 및루프 이득을 조절하기 위해 상기 서브 샘플링 전하펌프의 작동 시간을 제어하는 펄서를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기
5 5
삭제
6 6
삭제
7 7
주파수 합성 방법에 있어서, 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 단계; 및n-비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위상 저 잡음 신호에 대한 분수배의 주파수를 출력하는 단계를 포함하되,상기 분수배의 주파수를 출력하는 단계는상기 주파수 제어 신호 및 n-비트의 레지스터 출력 신호를 합산하여 n-비트의 가산기 출력 신호를 출력하는 단계;상기 가산기 출력 신호를 클록 신호에 따라 상기 레지스터 출력 신호로 출력하는 단계;상기 레지스터 출력 신호 중 상위 m-비트의 값을 먹스 선택 신호로 출력하는 단계;상기 먹스 선택 신호에 따라 상기 다중 위상 저 잡음 신호 중 하나의 위상 신호를 먹스 출력 신호로 출력하는 단계;상기 먹스 출력 신호에 기초하여 상기 클록 신호를 선택하는 단계; 및반복적으로 출력되는 상기 먹스 출력 신호에 따라 디더링된 주파수 성분을 시간에 대해 평균을 냄으로써 분수배의 출력 주파수를 합성하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법
8 8
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 서강대학교 산학협력단 대학 IT 연구센터 육성지원 정보통신용 아날로그 IP 기술개발