| 1 |
1
게이트 단자를 통해 입력되는 입력 신호를 증폭하여 드레인 단자를 통해 출력하는 제1 전계 효과 트랜지스터와, 상기 제1 전계 효과 트랜지스터에 의해 증폭된 신호를 소스 단자를 통해 입력 받아 드레인 단자를 통해 출력하는 제2 전계 효과 트랜지스터를 포함하는 증폭부; 및상기 증폭부에 연결되어, 상기 입력 신호의 에너지의 크기에 기초하여 상기 제2 전계 효과 트랜지스터의 바디 단자의 바이어스 전압을 제어하는 바디 제어부; 를 포함하고,상기 바디 제어부는 상기 증폭부에 입력되는 입력 신호의 에너지가 클수록 상기 바디 단자의 바이어스 전압이 낮아지도록 제어하는 전력 증폭기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제1 전계 효과 트랜지스터의 바디 단자는 상기 제1 전계 효과 트랜지스터의 소스 단자와 연결되는 전력 증폭기
|
| 4 |
4
제1항에 있어서,상기 바디 제어부는 상기 제1 전계 효과 트랜지스터의 게이트 단자와 연결되어 상기 입력 신호의 에너지를 감지하는 전력 증폭기
|
| 5 |
5
증폭단으로 동작하는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하여 입력 신호를 증폭시키는 증폭부; 및상기 증폭부에 연결되어, 상기 입력 신호의 에너지의 크기에 기초하여 상기 전계 효과 트랜지스터의 바디 단자의 바이어스 전압을 제어하는 바디 제어부; 를 포함하고,상기 바디 제어부는 상기 증폭부에 입력되는 입력 신호의 에너지가 클수록 상기 바디 단자의 바이어스 전압이 낮아지도록 제어하고,상기 바디 제어부는,게이트 단자로 상기 입력 신호가 입력되는 제3 전계 효과 트랜지스터;상기 제3 전계 효과 트랜지스터의 드레인 단자에 드레인 단자가 연결되는 제4 전계 효과 트랜지스터; 및상기 제4 전계 효과 트랜지스터의 드레인 단자 및 소스 단자에 연결되는 캐패시터; 를 포함하는 전력 증폭기
|
| 6 |
6
제1항에 있어서,상기 증폭부 및 상기 바디 제어부는 CMOS 공정에 의해 구현되는 전력 증폭기
|
| 7 |
7
제1항에 있어서,상기 증폭부에 연결되어 상기 입력 신호를 단일 신호에서 차동 신호로 변환하는 제1 발룬(balun); 및상기 증폭부에 연결되어 상기 증폭부에 의해 증폭된 차동 신호를 단일 신호로 변환하는 제2 발룬; 을 더 포함하는 전력 증폭기
|
| 8 |
8
제1항에 있어서,상기 증폭부의 입력 임피던스가 기 설정된 값이 되도록 상기 증폭부에 연결되는 제1 매칭 네트워크; 및상기 증폭부의 출력 임피던스가 기 설정된 값이 되도록 상기 증폭부에 연결되는 제2 매칭 네트워크; 를 더 포함하는 전력 증폭기
|
| 9 |
9
게이트 단자를 통해 입력되는 입력 신호를 증폭하여 드레인 단자를 통해 출력하는 제1 전계 효과 트랜지스터와, 상기 제1 전계 효과 트랜지스터에 의해 증폭된 신호를 소스 단자를 통해 입력 받아 드레인 단자를 통해 출력하는 제2 전계 효과 트랜지스터를 포함하는 증폭부; 및상기 증폭부에 연결되어, 제1모드로 동작할 때 상기 제2 전계 효과 트랜지스터의 바디 단자에 제1바이어스전압을 공급하고, 제2모드로 동작할 때 상기 제2 전계 효과 트랜지스터의 바디 단자에 상기 제1바이어스전압보다 낮은 제2바이어스전압을 제공하는 전압 제공부; 를 포함하고,상기 전압 제공부가 제1모드로 동작할 때의 상기 증폭부에 입력되는 입력 신호의 에너지는 상기 전압 제공부가 제2모드로 동작할 때의 상기 증폭부에 입력되는 입력 신호의 에너지보다 작은 전력 증폭기
|
| 10 |
10
제9항에 있어서,상기 제1 전계 효과 트랜지스터의 바디 단자는 상기 제1 전계 효과 트랜지스터의 소스 단자와 연결되는 전력 증폭기
|
| 11 |
11
제9항에 있어서,상기 전압 제공부는 상기 증폭부에 입력되는 입력 신호의 에너지를 감지하고, 감지된 에너지의 크기에 기초하여 동작 모드가 결정되는 전력 증폭기
|
| 12 |
12
게이트 단자를 통해 입력되는 입력 신호를 증폭하여 드레인 단자를 통해 출력하는 제1 전계 효과 트랜지스터와, 상기 제1 전계 효과 트랜지스터에 의해 증폭된 신호를 소스 단자를 통해 입력 받아 드레인 단자를 통해 출력하는 제2 전계 효과 트랜지스터를 포함하는 증폭부; 및상기 증폭부에 연결되어, 상기 입력 신호의 에너지의 크기에 기초하여 상기 제2 전계 효과 트랜지스터의 바디 단자의 접합 캐패시턴스를 제어하는 캐패시턴스 제어부; 를 포함하고,상기 캐패시턴스 제어부는 상기 증폭부에 입력되는 입력 신호의 에너지가 클수록 상기 바디 단자의 접합 캐패시턴스가 작아지도록 제어하는 전력 증폭기
|
| 13 |
13
제12항에 있어서,상기 제1 전계 효과 트랜지스터의 바디 단자는 상기 제1 전계 효과 트랜지스터의 소스 단자와 연결되는 전력 증폭기
|
| 14 |
14
제13항에 있어서,상기 제2 전계 효과 트랜지스터의 소스 단자와 바디 단자의 사이에 연결되거나 드레인 단자와 바디 단자의 사이에 연결된 버랙터(varactor)를 더 포함하고,상기 캐패시턴스 제어부는 상기 버랙터의 바이어스 전압을 제어하여 상기 제2 전계 효과 트랜지스터의 바디 단자의 접합 캐패시턴스를 제어하는 전력 증폭기
|
