1 |
1
기재 상에 형성된 제 1 절연층;상기 제 1 절연층 상에 형성되며, 국부적으로 표면 개질된 반도체층;상기 반도체층 상에서 서로 이격된 제 1 전극 내지 제 3 전극;상기 제 1 전극과 제 2 전극 사이에 배치되며, p형 도펀트에 의해 도핑된 제 1 이차원 물질층;상기 제 2 전극과 제 3 전극 사이에 배치되며, n형 도펀트에 의해 도핑된 제 2 이차원 물질층; 및상기 제 2 이차원 물질층, 상기 제 2 전극, 및 상기 제 3 전극 상에 형성된 제 2 절연층을 포함하는, 인버터 소자로서,상기 제 1 전극 및 상기 제 2 전극은 각각 독립적으로 플라즈마 처리에 의해 표면 개질된 상기 반도체층 상에 형성되는 것인,인버터 소자
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 반도체층은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, GaS, GaSe, In2Se3, 흑인, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 인버터 소자
|
4 |
4
제 1 항에 있어서,상기 반도체층은 1 내지 10 개의 층으로 형성된 것을 포함하는, 인버터 소자
|
5 |
5
제 1 항에 있어서,상기 제 1 이차원 물질층 및 상기 제 2 이차원 물질층은 각각 독립적으로 그래핀 또는 육방정 질화붕소를 포함하는 것인, 인버터 소자
|
6 |
6
제 1 항에 있어서,상기 n형 도펀트는 벤질 비올로겐, 폴리에틸렌이민, 니코틴아마이드 아데닌 다이뉴클레오타이드, 및 이들의 조합들로 이루어진 군으로부터 선택되는 도펀트를 포함하는 것인, 인버터 소자
|
7 |
7
제 1 항에 있어서,상기 p형 도펀트는 AuCl3, 디아조늄 염, MoO3, 7,7,8,8-테트라시아노퀴노디메탄, 및 이들의 조합들로 이루어진 군으로부터 선택되는 도펀트를 포함하는 것인, 인버터 소자
|
8 |
8
제 1 항에 있어서,상기 제 1 절연층 및 상기 제 2 절연층은 각각 독립적으로 Al2O3, SiO2, Al2O3, HfO2, ZrO2, MgO, Si3N4, 육방정 질화붕소, 및 이들의 조합들로 이루어진 군으로부터 선택되는 절연체를 포함하는 것인, 인버터 소자
|
9 |
9
기재 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 반도체층을 형성하는 단계;상기 반도체층 상에 서로 이격된 제 1 패턴부 및 제 2 패턴부를 형성하는 단계;상기 제 1 패턴부 및 제2 패턴부를 플라즈마 처리하는 단계;상기 플라즈마 처리된 제 1 패턴부 및 제 2 패턴부에 제 1 전극 및 제 2 전극을 각각 형성하는 단계;상기 반도체층 상에 상기 제 1 전극 및 제 2 전극과 서로 이격되는 제 3 패턴부를 형성하는 단계;상기 제 3 패턴부에 제 3 전극을 형성하는 단계;상기 제 1 전극과 제 2 전극 사이에 제 1 이차원 물질층을 형성하고, 상기 제 2 전극과 제 3 전극 사이에 제 2 이차원 물질층을 형성하는 단계;상기 제 2 이차원 물질층 상에 n형 도펀트를 도핑한 후 제 2 절연층을 형성하여 n형 트랜지스터를 형성하는 단계; 및상기 제 1 이차원 물질층 상에 p형 도펀트를 도핑하여 p형 트랜지스터를 형성하는 단계를 포함하는, 인버터 소자의 제조 방법
|
10 |
10
제 9 항에 있어서,상기 제 1 패턴부 및 제 2 패턴부의 형성, 및 상기 제 3 패턴부의 형성은 각각 독립적으로 상기 반도체층 상에 고분자층을 형성한 후 리소그래피 공정을 수행하는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
11 |
11
제 10 항에 있어서,상기 고분자층은 상기 제 1 전극 및 제 2 전극의 형성 후, 및 상기 제 3 전극의 형성 후에 각각 제거되는 것인, 인버터 소자의 제조 방법
|
12 |
12
제 10 항에 있어서,상기 리소그래피 공정은 이빔 리소그래피, 나노임프린트, 소프트리소그래피, 광리소그래피, 블록공중합체 리소그래피, 및 캐필러리 리소그래피 중 어느 하나로 선택된 것에 의해 수행되는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
13 |
13
제 9 항에 있어서,상기 플라즈마 처리는 O2, Ar, CH4, CHF3, SF6, H2, 및 이들의 조합들로 이루어진 군으로부터 선택되는 기체에 의해 수행되는 것인, 인버터 소자의 제조 방법
|
14 |
14
제 9 항에 있어서,상기 p형 도펀트의 도핑 전에, 상기 제 1 이차원 물질층 및 상기 제 1 전극 상에 형성된 상기 제 2 절연층을 에칭하여 제거시키는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
15 |
15
제 9 항에 있어서,상기 반도체층은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, GaS, GaSe, In2Se3, 흑인, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
16 |
16
제 9 항에 있어서,상기 제 1 이차원 물질층 및 상기 제 2 이차원 물질층은 각각 독립적으로 그래핀 또는 육방정 질화붕소를 포함하는 것인, 인버터 소자의 제조 방법
|
17 |
17
제 9 항에 있어서,상기 n형 도펀트는 벤질 비올로겐, 폴리에틸렌이민, 니코틴아마이드 아데닌 다이뉴클레오타이드, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
18 |
18
제 9 항에 있어서,상기 제 1 절연층 및 상기 제 2 절연층은 각각 독립적으로 Al2O3, SiO2, Al2O3, HfO2, ZrO2, MgO, Si3N4, 육방정 질화붕소, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 인버터 소자의 제조 방법
|
19 |
19
제 9 항에 있어서,상기 p형 도펀트는 AuCl3, 디아조늄 염, MoO3, 7,7,8,8-테트라시아노퀴노디메탄, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 인버터 소자의 제조 방법
|