| 1 |
1
복수의 제1 CMOS 회로 블록 및 상기 복수의 제1 CMOS 회로 블록 모두와 전기적으로 연결된 전원 단자를 포함하는 제1 CMOS 회로층;상기 제1 CMOS 회로층 상부에 적층되고, 구동회로를 포함하는 구동 회로층;상기 제1 CMOS 회로층과 상기 구동 회로층 사이에 적층된 절연층;상기 구동 회로층 상부에 배치되고, 단일 회로블록인 제2 CMOS 회로;상기 절연층을 관통하는 제1 비아홀들 내부에 배치되고, 비활성 전극이 상기 제1 CMOS 회로 블록들에 각각 전기적으로 연결되고 활성전극이 상기 제2 CMOS 회로에 연결된 복수의 제1 원자 스위칭 소자들; 및상기 절연층을 관통하는 제2 비아홀들 내부에 배치되고, 비활성 전극이 상기 전원 단자에 연결되고 활성전극이 외부 전원과 전기적으로 연결된 제2 원자 스위칭 소자;를 포함하고,상기 구동회로는, 상기 외부전원에 연결되어 상기 제1 및 제2 원자 스위칭 소자를 온오프시키기 위한 전압을 생성하는 구동전압 생성부; 상기 제1 및 제2 원자 스위칭 소자들의 활성전극들 및 상기 구동전압 생성부에 전기적으로 연결되고, 상기 제1 원자 스위칭 소자들 중 선택된 적어도 하나 및 상기 제2 원자 스위칭 소자를 상기 구동전압 생성부에 전기적으로 연결시키는 선택부; 및 상기 적어도 하나의 원자 스위칭 소자를 선택하기 위한 선택정보를 외부에서 수신하여 상기 선택부에 제공하는 선택정보 입력부;를 포함하고, 상기 구동 회로층이 제1 원자 스위칭 소자들 중 적어도 하나를 선택적으로 온 시키는 경우, 선택된 제1 원자 스위칭 소자와 연결된 제1 CMOS 회로 블록과 제2 CMOS 회로 간에 신호가 전달되며,상기 구동 회로층이 제2 원자 스위칭 소자를 온 시키는 경우, 외부 전원과 전원 단자가 전기적으로 연결되어 상기 제1 CMOS 회로블록들에 전원이 공급되는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 제1 및 제2 원자 스위칭 소자는,제1 금속으로 형성된 비활성 전극;상기 비활성 전극과 대향하도록 배치되고, 상기 제1 금속보다 이온화 에너지가 낮은 제2 금속으로 형성된 활성 전극; 및상기 비활성 전극과 상기 활성 전극 사이에 배치된 고체 전해질층;을 포함하는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 5 |
5
제4항에 있어서,상기 고체 전해질층은 비아홀 내면에 박막 형태로 증착된 구조를 갖는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 6 |
6
제4항에 있어서,상기 제1 금속은 백금(Pt), 팔라듐(Pd), 티타늄나이트라이드(TiN) 및 텅스텐(W)으로 이루어진 그룹에서 선택된 하나 이상을 포함하는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 7 |
7
제4항에 있어서,상기 제2 금속은 구리(Cu), 은(Ag) 및 알루미늄(Al)으로 이루어진 그룹에서 선택된 하나 이상을 포함하는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 8 |
8
제4항에 있어서,상기 고체 전해질층은 오산화탄탈륨(Ta2O5), 산화알루미늄(Al2O3) 및 산화하프늄(HfO2)으로 이루어진 그룹에서 선택된 하나 이상을 포함하는 것을 특징으로 하는,3차원 반도체 집적 회로
|
| 9 |
9
제1항, 제4항 내지 제8항 중 어느 한 항에 따른 3차원 반도체 집적 회로를 포함하는,파워게이팅 반도체 소자
|
| 10 |
10
제1항, 제4항 내지 제8항 중 어느 한 항에 따른 3차원 반도체 집적 회로를 포함하는,뉴로모픽 반도체 소자
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
