| 1 |
1
적어도 하나의 메모리 칩을 포함하는 메모리 시스템에 있어서,상기 적어도 하나의 메모리 칩은,복수의 제1 메모리 셀을 포함하는 데이터 비트 어레이; 및복수의 제2 메모리 셀을 포함하고, 상기 데이터 비트 어레이 내 상기 제1 메모리 셀 중 불량 셀을 구제하는 제1 패리티 비트들을 상기 복수의 제2 메모리 셀에 저장하는 제1 패리티 어레이를 포함하는 뱅크(bank);복수의 제3 메모리 셀을 포함하고, 상기 데이터 비트 어레이 내 상기 복수의 제1 메모리 셀들 중 불량 셀에 대한 위치 정보인 포지션 비트들을 저장하는 포지션 비트 어레이를 포함하는 포지션 비트 영역; 및상기 데이터 비트 어레이로부터 독출된 복수의 데이터 버스트를 포함하는 청크에 대하여 외부로부터 인가되는 주소와 상기 포지션 비트 영역로부터 독출된 포지션 비트를 비교하고, 상기 청크에 포함된 상기 복수의 데이터 버스트 중 하나의 오류 데이터 버스트를 검출하여 상기 검출된 데이터 버스트에 대한 제1 오류 정정을 수행하는 제1 ECC 엔진부를 포함하고,상기 메모리 시스템은,상기 적어도 하나의 메모리 칩으로부터 독출되는 데이터를 위한 제3 패리티 비트를 저장하는 제3 패리티 저장부; 및상기 독출되는 데이터 및 상기 독출되는 데이터에 대응되는 상기 제3 패리티 비트를 이용하여 제2 오류 정정을 수행하는 제2 ECC엔진부를 포함하는 것을 특징으로 하고,상기 제1 ECC 엔진부는 하나의 메모리 칩 내부에 위치하여 상기 하나의 메모리 칩 내부에서 ECC 동작을 수행하고, 상기 제2 ECC 엔진부는 적어도 하나의 메모리 칩들을 포함한 메모리 모듈 외부에 위치하여 상기 적어도 하나의 메모리 칩들을 포함하는 랭크에 대해 ECC 동작을 수행하고,상기 제1 ECC 엔진부는 상기 검출된 하나의 오류 데이터 버스트가 더블 비트 오류에 해당하는 경우, 더블-비트 에러 검출(DED)을 수행하여 상기 제1 오류 정정을 수행하고,상기 제2 ECC 엔진부는 상기 검출된 하나의 오류 데이터 버스트가 더블 비트 오류에 해당하는 경우, 더블-비트 에러 검출(DED)을 수행하여 상기 제2 오류 정정을 수행하는, 메모리 시스템
|
| 2 |
2
제1항에 있어서,상기 포지션 비트 영역은,복수의 제4 메모리 셀을 포함하고, 상기 포지션 비트 어레이 내 상기 복수의 제3 메모리 셀들 중 불량 셀을 구제하는 제2 패리티 비트를 상기 복수의 제4 메모리 셀에 저장하는 제2 패리티 어레이를 포함하고,상기 제1 ECC 엔진부는,상기 제2 패리티 비트를 이용하여 상기 포지션 비트의 에러를 구제하는 동작을 수행하는 것을 특징으로 하는, 메모리 시스템
|
| 3 |
3
제1항에 있어서,상기 제1 ECC 엔진부는,상기 청크의 사이즈 및 상기 제1 패리티 비트들의 사이즈를 변경하여 상기 제1 오류 정정을 수행하는 것을 특징으로 하는, 메모리 시스템
|
| 4 |
4
제1항에 있어서,상기 청크의 사이즈는 상기 데이터 비트 어레이의 로우 사이즈인 것을 특징으로 하는, 메모리 시스템
|
| 5 |
5
제1항에 있어서,상기 포지션 비트 어레이는 상기 뱅크의 사이즈보다 작은 것을 특징으로 하는, 메모리 시스템
|
| 6 |
6
제1항에 있어서,상기 적어도 하나의 메모리 칩은,상기 뱅크 및 상기 포지션 비트 영역에 의해 공유되는 로우(row) 디코더 및 컬럼 디코더를 더 포함하는, 메모리 시스템
|
| 7 |
7
제6항에 있어서,상기 포지션 비트는,액티브 명령(activate command)에 의해 상기 뱅크가 액티브되는 경우, 상기 컬럼 디코더에 래치(latch)되는 것을 특징으로 하는, 메모리 시스템
|
| 8 |
8
제1항에 있어서,상기 메모리 시스템은,상기 제1 메모리 셀들 중 불량 셀에 대한 위치 정보인 포지션 비트를 저장하는 비휘발성 메모리를 더 포함하고,상기 포지션 비트 어레이는,상기 비휘발성 메모리에 기 저장된 포지션 비트를 저장하는 것을 특징으로 하는, 메모리 시스템
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
제1항에 있어서,상기 메모리 칩은,복수의 메모리 셀 중 불량 셀의 주소를 저장하고, 상기 불량 셀의 주소에 대응되는 데이터를 저장하는 캐시를 더 포함하는, 메모리 시스템
|
| 13 |
13
제1항에 있어서,상기 메모리 칩은,인가되는 주소에 해시 함수를 적용하고 해시 값에 상응하는 위치를 점검하여 상기 해시 값에 상응하는 위치의 비트 값에 기초하여 상기 인가되는 주소가 불량 셀을 포함하는 주소인지 여부를 판단하는 블룸 필터를 더 포함하는, 메모리 시스템
|
| 14 |
14
복수의 메모리 칩을 포함하는 메모리 시스템에 의해 수행되고,상기 복수의 메모리 칩 각각으로부터 복수의 데이터 버스트를 포함하는 청크, 제1패리티 비트 및 포지션 비트를 상기 복수의 메모리 칩 각각에 포함된 제1 ECC 엔진부로 독출하는 단계;상기 제1 ECC 엔진부가 상기 포지션 비트를 이용하여 상기 복수의 데이터 버스트 중 오류를 갖는 하나의 데이터 버스트를 추출하는 단계;상기 제1 ECC 엔진부가 상기 추출된 오류 데이터 버스트에 대응되는 제1 패리티 비트를 이용하여 제1 오류 정정을 수행하는 단계;상기 복수의 메모리 칩 각각이 제1 오류 정정을 거친 데이터를 상기 복수의 메모리 칩들을 포함한 메모리 모듈 외부의 제2 ECC엔진부로 출력하는 단계; 및제2 ECC 엔진부가 상기 출력된 데이터 및 제3 패리티 비트에 기초하여 제2 오류 정정을 수행하는 단계를 포함하고,상기 제1 오류 정정을 수행하는 단계는,상기 추출된 하나의 오류 데이터 버스트가 더블 비트 오류에 해당하는 경우, 더블-비트 에러 검출(DED)을 수행하여 상기 제1 오류 정정을 수행하고,상기 제2 오류 정정을 수행하는 단계는,상기 추출된 하나의 오류 데이터 버스트가 더블 비트 오류에 해당하는 경우, 더블-비트 에러 검출(DED)을 수행하여 상기 제2 오류 정정을 수행하는 것을 특징으로 하는, 메모리 에러 정정 방법
|
| 15 |
15
제14항에 있어서,상기 제1 ECC 엔진부가 상기 포지션 비트를 이용하여 상기 복수의 데이터 버스트 중 오류를 갖는 하나의 데이터 버스트를 추출하는 단계는,상기 제1 ECC 엔진부가 외부로부터 인가된 주소와 상기 포지션 비트를 비교하여 상기 복수의 데이터 버스트 중 오류를 가지는 하나의 데이터 버스트를 추출하는 단계를 포함하는, 메모리 에러 정정 방법
|
| 16 |
16
제14항에 있어서,상기 제1 오류 정정을 수행하는 단계는,상기 추출된 데이터 버스트가 싱글 비트 에러인 경우 싱글-비트 에러 정정(SEC)을 수행하는 것을 특징으로 하는, 메모리 에러 정정 방법
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
