| 1 |
1
제어신호에 따라 입력전압을 레귤레이팅하는 패스 트랜지스터; 및상기 패스 트랜지스터의 게이트 노드로 음의 캐패시턴스를 제공하는 보상회로가 포함되며,상기 제어신호는 상기 패스 트랜지스터의 출력전압에 연관된 피드백 신호, 기준 입력신호 및 상기 음의 캐패시턴스를 근거로 형성됨을 특징으로 하는 LDO 레귤레이터
|
| 2 |
2
제어신호에 따라 입력 전원전압을 레귤레이팅하여 출력 전압으로 출력하는 패스 트랜지스터;상기 출력 전압에 응답하여 피드백 전압을 생성하는 피드백부;기준 전압 및 상기 피드백 전압을 입력 받아 비교 신호를 출력하는 오류 증폭기; 및상기 패스 트랜지스터의 게이트 전극이 접속된 제 1노드에 음의 캐패시턴스를 생성하는 보상 회로가 포함됨을 특징으로 하는 LDO 레귤레이터
|
| 3 |
3
제 2항에 있어서,상기 음의 캐패시턴스의 크기는 상기 제 1 노드에서의 기생 캐패시턴스 및 상기 패스 트랜지스터의 게이트-드레인 전극간 캐패시턴스의 합의 크기와 실질적으로 동일함을 특징으로 하는 LDO 레귤레이터
|
| 4 |
4
제 2항에 있어서,상기 보상회로는, OP 앰프와, 상기 OP 앰프의 출력단과 접지 사이에 연결되는 제 1 저항 및 제 2 저항으로 구성되는 비반전 증폭기 및 상기 비반전 증폭기에 연결되는 보상 캐패시터를 포함함을 특징으로 하는 LDO 레귤레이터
|
| 5 |
5
제 4항에 있어서,상기 OP 앰프는 상기 오류 증폭기에 비해 넓은 동작 대역폭을 갖음을 특징으로 하는 LDO 레귤레이터
|
| 6 |
6
제 5항에 있어서,상기 OP 앰프의 비반전 입력단(+)으로는 상기 제어신호에 대응되는 신호가 입력되고, 반전 입력단(-)으로는 상기 OP 앰프의 출력 전압이 상기 제 1 저항 및 제 2 저항에 의해 분배된 전압이 입력됨을 특징으로 하는 LDO 레귤레이터
|
| 7 |
7
제 4항에 있어서,상기 보상회로는 상기 비반전 증폭기의 입력단에 연결되는 소스 팔로워부를 더 포함함을 특징으로 하는 LDO 레귤레이터
|
| 8 |
8
제 7항에 있어서,상기 소스 팔로워부는 제 1전극이 상기 입력 전원전압과 연결되고, 제 2전극이 전류 싱크부와 연결되며, 게이트 전극으로 상기 제어신호가 인가되는 트랜지스터를 포함함을 특징으로 하는 LDO 레귤레이터
|
| 9 |
9
제 8항에 있어서, 상기 소스 팔로워부에 포함된 트랜지스터는 상기 패스 트랜지스터와 상이한 타입의 트랜지스터임을 특징으로 하는 LDO 레귤레이터
|
| 10 |
10
다수의 게이트 라인, 다수의 데이터 라인 및 다수의 화소를 포함하는 표시패널;게이트 신호를 상기 게이트 라인들에 출력하는 게이트 구동부;데이터 전압을 상기 데이터 라인들에 출력하는 소오스 구동부 및 입력 전압을 수신하고, 이를 아날로그 전압으로 변환하여 상기 게이트 구동부 및/또는 소오스 구동부로 출력하는 전압 생성부를 포함하며,상기 전압 생성부는 DC-DC 컨버터 및 LDO 레귤레이터로 구성되고, 상기 LDO 레귤레이터는 음의 캐패시턴스를 생성하는 보상회로를 포함함을 특징으로 하는 표시장치
|
