| 1 |
1
디지털 코드에 대응하여 출력 발진 신호를 생성하기 위한 디지털 제어 발진기와,위상 제어부로부터의 위상 제어코드에 대응하여 상기 출력 발진 신호를 위상 보간하기 위한 위상 변조부와, 기준 클럭신호와 상기 위상 변조부로부터 출력되는 변조 클럭신호의 시간차를 이용하여 에러 코드를 생성하기 위한 시간 디지털 변환부와,상기 위상 제어코드 및 상기 에러 코드에 대응하여 상기 위상 보간시 발생되는 위상 천이 에러를 보상하기 위한 딜레이 코드를 생성하는 에러 검출부와,상기 기준 클럭신호 및 상기 변조 클럭신호 중 적어도 하나를 지연하여 상기 시간 디지털 변환부로 공급하기 위한 지연부와,상기 딜레이 코드에 대응하여 상기 지연부를 제어하기 위한 제 1디코더를 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 2 |
2
제 1항에 있어서,상기 위상 변조부는 상기 출력 발진 신호를 이용하여 0도의 위상을 가지는 제 1클럭신호(I), 90도의 위상을 가지는 제 2클럭신호(Q), 180도의 위상을 가지는 제 3클럭신호(IB) 및 270도의 위상을 가지는 제 4클럭신호(QB)를 생성하기 위한 제 1분주기와;상기 제 1클럭신호(I) 내지 제 4클럭신호(QB)를 상기 위상 보간하여 제 1보간 클럭신호들, 제 2보간 클럭신호들, 제 3보간 클럭신호들 및 제 4보간 클럭신호들을 생성하기 위한 위상 보간부를 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 3 |
3
제 2항에 있어서,상기 위상 보간부는 상기 위상 제어코드에 대응하여 상기 제 1클럭신호(I), 상기 제 2클럭신호(Q), 상기 제 3클럭신호(IB), 상기 제 4클럭신호(QB), 상기 제 1보간 클럭신호들 중 어느 하나, 상기 제 2보간 클럭신호들 중 어느 하나, 상기 제 3보간 클럭신호들 중 어느 하나 또는 상기 제 4보간 클럭신호들 중 어느 하나를 상기 변조 클럭으로써 출력하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 4 |
4
제 2항에 있어서,상기 위상 변조부는상기 위상 보간부와 상기 지연부 사이에 위치되는 제 2분주기를 더 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 5 |
5
제 2항에 있어서,상기 제 1분주기는 1/2 분주기인 것을 특징으로 하는 디지털 위상 고정 루프
|
| 6 |
6
제 2항에 있어서,상기 제 1보간 클럭신호들은 상기 제 1클럭신호(I)와 상기 제 2클럭신호(Q)를 위상 보간하여 생성되고,상기 제 2보간 클럭신호들은 상기 제 2클럭신호(Q)와 상기 제 3클럭신호(IB)를 위상 보간하여 생성되고,상기 제 3보간 클럭신호들은 상기 제 3클럭신호(IB)와 상기 제 4클럭신호(QB)를 위상 보간하여 생성되고,상기 제 4보간 클럭신호들은 상기 제 4클럭신호(QB)와 상기 제 1클럭신호(I)를 위상 보간하여 생성되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 7 |
7
제 2항에 있어서,상기 위상 보간부는상기 위상 제어코드 중 제 1제어코드에 대응하여 상기 제 1클럭신호(I) 또는 제 3클럭신호(IB)를 출력하기 위한 제 2먹스와,상기 위상 제어코드 중 제 2제어코드에 대응하여 상기 제 2클럭신호(Q) 또는 제 4클럭신호(QB)를 출력하기 위한 제 3먹스와,상기 위상 제어코드 중 제 3제어코드에 의하여 선택되는 제 1인버터, 상기 위상 제어코드 중 제 4제어코드에 의하여 선택되는 제 2인버터를 각각 포함하는 복수의 위상 제어기들과,상기 위상 제어기들의 출력단에 접속되는 증폭기를 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 8 |
8
제 7항에 있어서,상기 제 3제어코드 및 제 4제어코드에 대응하여 하나의 위상 제어기에 포함된 제 1인버터 및 제 2인버터 중 어느 하나가 상기 제 2먹스 또는 제 3먹스로부터 출력되는 신호를 공급받는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 9 |
9
제 2항에 있어서,상기 에러 검출부는 상기 제 1보간 클럭신호들에 대응하는 0도 내지 90도의 위상에 대응하여 상기 딜레이 코드를 생성하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 10 |
10
제 9항에 있어서,상기 에러 검출부는상기 제 1보간 클럭신호들의 위상 천이 에러값들을 누적하기 위한 코드 생성기들과,상기 제 1보간 클럭신호들의 위상에 대응하여 상기 위상 제어코드를 변경하기 위한 제 2디코더와,상기 변경된 위상 제어코드에 대응하여 상기 코드 생성기들 중 특정 코드 생성기를 선택하기 위한 엔코더와,상기 변경된 위상 제어코드에 대응하여 상기 특정 코드 생성기에 누적된 위상 천이 에러값에 대응하는 상기 딜레이 코드를 출력하기 위한 제 1먹스와,상기 에러 코드에 상수값을 곱하기 위한 곱셈기와,상기 특정 코드 생성기로부터의 상기 딜레이 코드에 상기 상수값을 가산하여 상기 특정 코드 생성기로 공급하기 위한 가산기를 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 11 |
11
제 10항에 있어서,상기 에러 코드는 양수(+1) 또는 음수(-1)로 설정되는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 12 |
12
제 1항에 있어서,상기 지연부는 상기 기준 클럭신호를 지연하기 위한 제 1지연부와,상기 변조 클럭신호를 지연하기 위한 제 2지연부를 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 13 |
13
제 1항에 있어서,상기 제 1디코더는 상기 딜레이 코드에 대응하여 상기 기준 클럭신호의 상승 에지와 상기 변조 클럭신호의 상승 에지가 일치되도록 상기 지연부를 제어하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 14 |
14
제 1항에 있어서,상기 시간 디지털 변환부는상기 기준 클럭신호가 상기 변조 클럭신호보다 빠른 위상을 갖는 경우 음수의 에러 코드를 출력하고, 상기 변조 클럭신호가 상기 기준 클럭신호보다 빠른 위상을 갖는 경우 양수의 에러 코드를 출력하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 15 |
15
제 1항에 있어서,상기 에러 코드를 누적하고, 상기 누적된 에러 코드에 대응하여 상기 디지털 코드를 생성하기 위한 루프 필터를 더 구비하는 것을 특징으로 하는 디지털 위상 고정 루프
|
| 16 |
16
디지털 코드에 대응하여 출력 발진 신호를 생성하는 단계와;상기 출력 발진 신호를 1/2분주하여 제 1클럭신호(I), 제 2클럭신호(Q), 제 3클럭신호(IB) 및 제 4클럭신호(QB)를 생성하는 단계와;상기 제 1클럭신호(I), 상기 제 2클럭신호(Q), 상기 제 3클럭신호(IB) 및 상기 제 4클럭신호(QB) 사이의 위상을 보간하여 제 1보간 클럭신호들, 제 2보간 클럭신호들, 제 3보간 클럭신호들 및 제 4보간 클럭신호들을 생성하는 단계와;상기 제 1클럭신호(I), 상기 제 2클럭신호(Q), 상기 제 3클럭신호(IB), 상기 제 4클럭신호(QB), 상기 제 1보간 클럭신호들 중 어느 하나, 상기 제 2보간 클럭신호들 중 어느 하나, 상기 제 3보간 클럭신호들 중 어느 하나 및 상기 제 4보간 클럭신호들 중 어느 하나를 변조 클럭신호로 출력하는 단계와;상기 제 1보간 클럭신호들의 위상에 대응하여 위상 천이 에러를 보상할 수 있는 딜레이 코드를 생성하는 단계와;상기 딜레이 코드에 대응하여 기준 클럭신호 및 상기 변조 클럭신호 중 어느 하나를 지연하는 단계를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프의 구동방법
|
| 17 |
17
제 16항에 있어서,상기 제 1보간 클럭신호들은 상기 제 1클럭신호(I)와 상기 제 2클럭신호(Q)를 위상 보간하여 생성되고,상기 제 2보간 클럭신호들은 상기 제 2클럭신호(Q)와 상기 제 3클럭신호(IB)를 위상 보간하여 생성되고,상기 제 3보간 클럭신호들은 상기 제 3클럭신호(IB)와 상기 제 4클럭신호(QB)를 위상 보간하여 생성되고,상기 제 4보간 클럭신호들은 상기 제 4클럭신호(QB)와 상기 제 1클럭신호(I)를 위상 보간하여 생성되는 것을 특징으로 하는 디지털 위상 고정 루프의 구동방법
|
| 18 |
18
제 16항에 있어서,상기 디지털 코드에 대응하여 상기 제 1보간 클럭신호들, 상기 제 2보간 클럭신호들, 상기 제 3보간 클럭신호들 및 상기 제 4보간 클럭신호들의 위상 천이 에러가 보상되는 것을 특징으로 하는 디지털 위상 고정 루프의 구동방법
|
