1 |
1
제 1 제어 신호에 따라 제 1 단자로부터의 신호를 일 단으로 입력받아 타 단으로 전달하는 제 1 트랜지스터;제 2 제어 신호에 응답하여 상기 제 1 트랜지스터가 전달하는 상기 신호를 제 2 단자로 전달하는 제 2 트랜지스터; 그리고상기 제 1 트랜지스터의 게이트와 상기 제 2 단자 사이에 연결되는 보호 회로를 포함하되,상기 제 1 제어 신호는 상기 제 1 트랜지스터가 통상 온 상태로 동작하도록 제공되고, 상기 제 2 제어 신호는 상기 제 2 트랜지스터가 통상 오프 상태로 동작하도록 제공되는 캐스코드 스위치 회로
|
2 |
2
제 1 항에 있어,상기 제 1 트랜지스터와 병렬로 연결되고, 상기 제 1 트랜지스터의 일 단과 캐소드가 연결되고, 상기 제 1 트랜지스터의 타 단과 애노드가 연결된 다이오드를 더 포함하는 캐스코드 스위치 회로
|
3 |
3
제 2 항에 있어,상기 제 1 트랜지스터와 상기 다이오드가 하나의 칩 상에 구현되되,상기 제 1 트랜지스터의 일 단과 상기 다이오드의 캐소드가 금속 선에 의해 연결되고, 상기 제 1 트랜지스터의 타 단과 상기 다이오드의 애노드가 금속 선에 의해 연결되는 캐스코드 스위치 회로
|
4 |
4
제 1 항에 있어,상기 제 1 단자와 캐소드가 연결되고, 상기 제 2 단자와 애노드가 연결된 제 1 다이오드를 더 포함하는 캐스코드 스위치 회로
|
5 |
5
제 4 항에 있어,상기 제 1 트랜지스터와 상기 제 1 다이오드가 하나의 칩 상에 구현되되,상기 제 1 트랜지스터의 일 단과 상기 제 1 다이오드의 캐소드가 금속선에 의해 연결되는 캐스코드 스위치 회로
|
6 |
6
제 1 항에 있어,상기 보호 회로는 저항을 포함하는 캐스코드 스위치 회로
|
7 |
7
제 6 항에 있어,상기 제 1 트랜지스터와 병렬로 연결되고, 상기 제 1 트랜지스터의 일 단과 캐소드가 연결되고, 상기 제 1 트랜지스터의 타 단과 애노드가 연결된 다이오드를 더 포함하는 캐스코드 스위치 회로
|
8 |
8
제 6 항에 있어,상기 제 1 단자와 캐소드가 연결되고, 상기 제 2 단자와 애노드가 연결된 다이오드를 더 포함하는 캐스코드 스위치 회로
|
9 |
9
제 1 항에 있어,상기 보호 회로는 상기 제 2 단자와 캐소드가 연결되고, 상기 제 1 트랜지스터의 게이트와 애노드가 연결된 제 1 다이오드를 포함하는 캐스코드 스위치 회로
|
10 |
10
제 9 항에 있어,상기 제 1 트랜지스터와 병렬로 연결되고, 상기 제 1 트랜지스터의 일 단과 캐소드가 연결되고, 상기 제 1 트랜지스터의 타 단과 애노드가 연결된 제 2 다이오드를 더 포함하는 캐스코드 스위치 회로
|
11 |
11
제 9 항에 있어,상기 제 1 단자와 캐소드가 연결되고, 상기 제 2 단자와 애노드가 연결된 제 2 다이오드를 더 포함하는 캐스코드 스위치 회로
|
12 |
12
제 1 항에 있어,상기 보호 회로는 상기 제 2 단자와 일 단이 연결된 저항; 그리고상기 저항의 타 단과 캐소드가 연결되고 상기 제 1 트랜지스터의 게이트와 애노드가 연결된 제 1 다이오드를 포함하는 캐스코드 스위치 회로
|
13 |
13
제 12 항에 있어,상기 제 1 트랜지스터와 병렬로 연결되고, 상기 제 1 트랜지스터의 일 단과 캐소드가 연결되고, 상기 제 1 트랜지스터의 타 단과 애노드가 연결된 제 2 다이오드를 더 포함하는 캐스코드 스위치 회로
|
14 |
14
제 12 항에 있어,상기 제 1 단자와 캐소드가 연결되고, 상기 제 2 단자와 애노드가 연결된 제 2 다이오드를 더 포함하는 캐스코드 스위치 회로
|
15 |
15
제 1 항에 있어,상기 제 1 트랜지스터는 질화갈륨(GaN) 트랜지스터를 포함하는 캐스코드 스위치 회로
|
16 |
16
제 1 항에 있어,상기 제 2 트랜지스터는 금속 산화물 트랜지스터(MOSFET)를 포함하는 캐스코드 스위치 회로
|
17 |
17
제 1 항에 있어,상기 제 1 트랜지스터와 병렬 연결되며 상기 제 1 트랜지스터와 공통으로 제어되는 하나 이상의 제 3 트랜지스터를 더 포함하는 캐스코드 스위치 회로
|
18 |
18
제 1 항에 있어,상기 제 2 트랜지스터와 병렬 연결되며 상기 제 2 트랜지스터와 공통으로 제어되는 하나 이상의 제 3 트랜지스터를 더 포함하는 캐스코드 스위치 회로
|
19 |
19
제 1 제어 신호에 따라 제 1 단자로부터의 신호를 일 단으로 입력받아 타 단으로 전달하는 제 1 트랜지스터;제 2 제어 신호에 응답하여 상기 제 1 트랜지스터가 전달하는 상기 신호를 제 2 단자로 전달하는 제 2 트랜지스터; 그리고상기 1 트랜지스터와 병렬로 연결되고, 상기 제 1 트랜지스터의 일 단과 캐소드가 연결되고, 상기 제 1 트랜지스터의 타 단과 애노드가 연결된 제 1 다이오드를 포함하되,상기 제 1 제어 신호는 상기 제 1 트랜지스터가 통상 온 상태로 동작하도록 제공되고, 상기 제 2 제어 신호는 상기 제 2 트랜지스터가 통상 오프 상태로 동작하도록 제공되는 캐스코드 스위치 회로
|
20 |
20
제 19 항에 있어,상기 제 1 단자와 캐소드가 연결되고, 상기 제 2 단자와 애노드가 연결된 제 2 다이오드를 더 포함하는 캐스코드 스위치 회로
|