| 1 |
1
쓰기 디스터번스(write disturbance) 에러를 줄이기 위한 PCM(Phase-Change Memory) 시스템의 제어 방법에 있어서,메모리 컨트롤러에 의해, 메모리 요청이 메모리에 대한 쓰기 요청인지 또는 읽기 요청인지 여부를 판단하는 단계;인코더에 의해, 상기 판단 결과, 상기 메모리 요청이 쓰기 요청일 때, 데이터를 쓰려고하는 상기 메모리 내의 로우(row) 주소가 홀수 번째 주소인지 또는 짝수 번째 주소인지 여부를 확인하는 단계; 및상기 인코더에 의해, 상기 확인 결과를 근거로 상기 데이터를 미리 설정된 데이터 패턴에 따라 인코딩하여 상기 메모리에 저장하는 단계를 포함하는 PCM 시스템의 제어 방법
|
| 2 |
2
제 1 항에 있어서,상기 데이터를 미리 설정된 데이터 패턴에 따라 인코딩하여 상기 메모리에 저장하는 단계는,상기 인코더에 의해, 상기 확인 결과, 상기 로우 주소가 홀수 번째 주소일 때, 상기 데이터를 미리 설정된 '1' 및 'd'가 교번되도록 '1d' 형태로 인코딩하여 상기 메모리에 저장하는 과정; 및상기 인코더에 의해, 상기 확인 결과, 상기 로우 주소가 짝수 번째 주소일 때, 상기 데이터를 미리 설정된 'd' 및 '1'이 교번되도록 'd1' 형태로 인코딩하여 상기 메모리에 저장하는 과정을 포함하며,상기 'd'는,don't care condition을 나타내며, '1' 및 '0' 중 어느 하나의 값을 가지는 것을 특징으로 하는 PCM 시스템의 제어 방법
|
| 3 |
3
제 1 항에 있어서,상기 데이터를 미리 설정된 데이터 패턴에 따라 인코딩하여 상기 메모리에 저장하는 단계는,상기 인코더에 의해, 상기 확인 결과, 상기 로우 주소가 홀수 번째 주소일 때, 상기 데이터를 미리 설정된 'd' 및 '1'이 교번되도록 'd1' 형태로 인코딩하여 상기 메모리에 저장하는 과정; 및상기 인코더에 의해, 상기 확인 결과, 상기 로우 주소가 짝수 번째 주소일 때, 상기 데이터를 미리 설정된 '1' 및 'd'가 교번되도록 '1d' 형태로 인코딩하여 상기 메모리에 저장하는 과정을 포함하는 것을 특징으로 하는 PCM 시스템의 제어 방법
|
| 4 |
4
제 1 항에 있어서,디코더에 의해, 상기 판단 결과, 상기 메모리 요청이 읽기 요청일 때, 상기 메모리에 저장된 인코딩된 데이터를 디코딩하여 원래의 데이터를 읽는 단계를 더 포함하는 것을 특징으로 하는 PCM 시스템의 제어 방법
|
| 5 |
5
쓰기 디스터번스 에러를 줄이기 위한 PCM 시스템의 제어 방법에 있어서,메모리 컨트롤러에 의해, 메모리 요청이 메모리에 대한 쓰기 요청인지 또는 읽기 요청인지 여부를 판단하는 단계;인코더에 의해, 상기 판단 결과, 상기 메모리 요청이 쓰기 요청일 때, 선택 비트를 근거로 데이터를 셔플하는 단계;상기 인코더에 의해, 상기 셔플된 복수의 데이터 중에서 상기 데이터를 저장하고자 하는 로우 주소에 대해서 미리 설정된 '1' 및 'd'가 교번되는 '1d' 형태 또는 'd' 및 '1'이 교번되는 'd1' 형태와 가장 유사한 하나의 셔플된 데이터를 확인하는 단계; 및상기 인코더에 의해, 상기 확인된 '1d' 형태 또는 'd1' 형태와 가장 유사한 하나의 셔플된 데이터 및 상기 하나의 셔플된 데이터를 셔플하는데 사용된 선택 비트를 상기 메모리에 저장하는 단계를 포함하는 PCM 시스템의 제어 방법
|
| 6 |
6
제 5 항에 있어서,디코더에 의해, 상기 판단 결과, 상기 메모리 요청이 읽기 요청일 때, 상기 메모리에 저장된 인코딩된 데이터를 상기 메모리에 저장된 선택 비트를 근거로 디코딩하여 원래의 데이터를 읽는 단계를 더 포함하는 것을 특징으로 하는 PCM 시스템의 제어 방법
|
| 7 |
7
쓰기 디스터번스 에러를 줄이기 위한 PCM 시스템의 제어 방법에 있어서,인코더에 의해, 데이터를 메모리의 제 1 행에서 '1'과 '1 또는 0'이 교번되는 순서가 되도록 하고, 연속되는 메모리의 제 2 행에서 '1 또는 0'과 '1'이 교번되는 순서가 되도록 인코딩하여 출력하면서 사용된 인코딩 정보를 생성하는 단계;상기 메모리에 의해, 상기 인코더에 의해 인코딩된 데이터를 각 행에 기록하는 단계; 및디코더에 의해, 상기 메모리에 기록된 데이터를 상기 인코더에서 생성한 인코딩 정보를 근거로 디코딩하여 상기 데이터를 복원하는 단계를 포함하는 PCM 시스템의 제어 방법
|
| 8 |
8
제 7 항에 있어서,상기 메모리의 제 1 행은,홀수 행 또는 짝수 행이고,상기 메모리의 제 2 행은,상기 제 1 행에 반대되는 짝수 행 또는 홀수 행인 것을 특징으로 하는 PCM 시스템의 제어 방법
|
| 9 |
9
쓰기 디스터번스 에러를 줄이기 위한 PCM 시스템에 있어서,메모리 요청이 메모리에 대한 쓰기 요청인지 또는 읽기 요청인지 여부를 판단하는 메모리 컨트롤러; 및상기 판단 결과, 상기 메모리 요청이 쓰기 요청일 때, 데이터를 쓰려고하는 상기 메모리 내의 로우 주소가 홀수 번째 주소인지 또는 짝수 번째 주소인지 여부를 확인하고, 상기 확인 결과를 근거로 상기 데이터를 미리 설정된 데이터 패턴에 따라 인코딩하여 상기 메모리에 저장하는 인코더를 포함하는 PCM 시스템
|
| 10 |
10
제 9 항에 있어서,상기 인코더는,상기 확인 결과, 상기 로우 주소가 홀수 번째 주소일 때, 상기 데이터를 미리 설정된 '1' 및 'd'가 교번되도록 '1d' 형태로 인코딩하여 상기 메모리에 저장하고, 상기 로우 주소가 짝수 번째 주소일 때, 상기 데이터를 미리 설정된 'd' 및 '1'이 교번되도록 'd1' 형태로 인코딩하여 상기 메모리에 저장하는 것을 특징으로 하는 PCM 시스템
|
| 11 |
11
제 9 항에 있어서,상기 인코더는,상기 확인 결과, 상기 로우 주소가 홀수 번째 주소일 때, 상기 데이터를 미리 설정된 'd' 및 '1'이 교번되도록 'd1' 형태로 인코딩하여 상기 메모리에 저장하고, 상기 로우 주소가 짝수 번째 주소일 때, 상기 데이터를 미리 설정된 '1' 및 'd'가 교번되도록 '1d' 형태로 인코딩하여 상기 메모리에 저장하는 것을 특징으로 하는 PCM 시스템
|
| 12 |
12
제 9 항에 있어서,상기 판단 결과, 상기 메모리 요청이 읽기 요청일 때, 상기 메모리에 저장된 인코딩된 데이터를 디코딩하여 원래의 데이터를 읽는 디코더를 더 포함하는 것을 특징으로 하는 PCM 시스템
|
| 13 |
13
쓰기 디스터번스 에러를 줄이기 위한 PCM 시스템에 있어서,메모리 요청이 메모리에 대한 쓰기 요청인지 또는 읽기 요청인지 여부를 판단하는 메모리 컨트롤러; 및상기 판단 결과, 상기 메모리 요청이 쓰기 요청일 때, 선택 비트를 근거로 데이터를 셔플하고, 상기 셔플된 데이터 중에서 상기 데이터를 저장하고자 하는 로우 주소에 대해서 미리 설정된 '1' 및 'd'가 교번되는 '1d' 형태 또는 'd' 및 '1'이 교번되는 'd1' 형태와 가장 유사한 하나의 셔플된 데이터를 확인하고, 상기 확인된 '1d' 형태 또는 'd1' 형태와 가장 유사한 하나의 셔플된 데이터 및 상기 하나의 셔플된 데이터를 셔플하는데 사용된 선택 비트를 상기 메모리에 저장하는 인코더를 포함하는 PCM 시스템
|
| 14 |
14
제 13 항에 있어서,상기 판단 결과, 상기 메모리 요청이 읽기 요청일 때, 상기 메모리에 저장된 인코딩된 데이터를 상기 메모리에 저장된 선택 비트를 근거로 디코딩하여 원래의 데이터를 읽는 디코더를 더 포함하는 것을 특징으로 하는 PCM 시스템
|
| 15 |
15
쓰기 디스터번스 에러를 줄이기 위한 PCM 시스템에 있어서,데이터를 메모리의 제 1 행에서 '1'과 '1 또는 0'이 교번되는 순서가 되도록 하고, 연속되는 메모리의 제 2 행에서 '1 또는 0'과 '1'이 교번되는 순서가 되도록 인코딩하여 출력하면서 사용된 인코딩 정보를 생성하는 인코더;상기 인코더에 의해 인코딩된 데이터를 각 행에 기록하고, 기록된 데이터를 독출하는 메모리; 및상기 메모리에서 독출한 데이터를 상기 인코더에서 생성한 인코딩 정보를 근거로 디코딩하여 데이터 순서로 복원하는 디코더를 포함하는 PCM 시스템
|
| 16 |
16
제 15 항에 있어서,상기 메모리의 제 1 행은,홀수 행 또는 짝수 행이고,상기 메모리의 제 2 행은,상기 제 1 행에 반대되는 짝수 행 또는 홀수 행인 것을 특징으로 하는 PCM 시스템
|
| 17 |
17
제 15 항에 있어서,상기 인코더 및 상기 디코더는,복수의 스위치로 구성되는 셔플 네트워크를 포함하는 것을 특징으로 하는 PCM 시스템
|
