| 1 |
1
기판, 상기 기판 위에 위치하고, 2차원 전자가스 구조(2DEG)또는 2차원 정공가스 구조(2DHG)의 제1 채널층과 상기 채널층에 캐리어를 공급하는 전하 공급층 및 상기 채널층의 상하에 각각 위치한 상부 클래딩층 및 하부 클래딩층을 포함하는 제1 반도체 소자, 상기 기판 위에 위치하고, 상기 제1 반도체 소자와 이격 배치되고, 2차원 전자가스 구조(2DEG) 또는 2차원 정공가스 구조(2DHG)의 제2 채널층과 상기 채널층에 캐리어를 공급하는 전하 공급층 및 상기 채널층의 상하에 각각 위치한 상부 클래딩층 및 하부 클래딩층을 포함하는 제2 반도체 소자, 상기 제1 반도체 소자와 상기 제2 반도체 소자 위에 위치하며 강자성체로 이루어지는 소스 전극, 상기 제1 반도체 소자와 상기 제2 반도체 소자 위에 위치하고, 상기 소스 전극과 이격 형성되며 강자성체로 이루어지는 드레인 전극, 상기 제1 반도체 소자와 상기 제2 반도체 소자 위에 위치하고, 상기 소스 전극과 상기 드레인 전극 사이에 위치하여 상기 제1 채널층 및 상기 제2 채널층을 통과하는 전자 또는 정공의 스핀을 동시에 제어하기 위한 게이트 전압이 인가되는 게이트 전극을 포함하고, 상기 제1 반도체 소자와 제2 반도체 소자 간의 스핀-궤도 결합 상수가 상이하여 동일한 게이트 전압 하에서 드레인 전극에 도달하는 상기 제1 반도체 소자의 전자 또는 정공의 스핀 방향 및 상기 제2 반도체 소자의 전자 또는 정공의 스핀 방향이 서로 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 2 |
2
제1항에 있어서, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는, 각각 상기 하부 클래딩층 아래에 위치하여 상기 채널층에 캐리어를 공급하는 제1 전하 공급층 및 상기 상부 클래딩층 상에 위치하여 상기 채널층에 캐리어를 공급하는 제2 전하 공급층을 포함하고, 상기 하부 클래딩층은 제1 하부 클래딩층과, 상기 제1 하부 클래딩층 아래에 형성되어 상기 제1 하부 클래딩층보다 큰 밴드갭을 갖는 제2 하부 클래딩층을 포함하고, 상기 상부 클래딩층은 제1 상부 클래딩층과, 상기 제1 상부 클래딩층 위에 형성되어 상기 제1 상부 클래딩층보다 큰 밴드갭을 갖는 제2 상부 클래딩층을 포함하는, 상보성 논리 소자
|
| 3 |
3
제2항에 있어서, 상기 제1 반도체 소자의 상기 제1 전하 공급층의 도핑 타입이 상기 제2 반도체 소자의 상기 제1 전하 공급층의 도핑 타입과 상이하거나, 상기 제1 반도체 소자의 상기 제2 전하 공급층의 도핑 타입이 상기 제2 반도체 소자의 상기 제2 전하 공급층의 도핑 타입과 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 4 |
4
제2항에 있어서, 상기 제1 반도체 소자의 상기 제1 전하 공급층의 도핑 농도가 상기 제2 반도체 소자의 상기 제1 전하 공급층의 도핑 농도와 상이하거나, 상기 제1 반도체 소자의 상기 제2 전하 공급층의 도핑 농도가 상기 제2 반도체 소자의 상기 제2 전하 공급층의 도핑 농도와 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 5 |
5
제2항에 있어서, 상기 제1 반도체 소자의 상기 제1 전하 공급층의 도핑 특성이 상기 제2 반도체 소자의 상기 제1 전하 공급층의 도핑 특성과 상이하거나, 상기 제1 반도체 소자의 상기 제2 전하 공급층의 도핑 특성이 상기 제2 반도체 소자의 상기 제2 전하 공급층의 도핑 특성과 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 6 |
6
제1항에 있어서, 상기 제1 반도체 소자 및 상기 제2 반도체 소자 각각은 하나 또는 복수개의 전하 공급층을 포함하며, 상기 제1 반도체 소자 및 상기 제2 반도체 소자의 전하 공급층의 개수가 서로 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 7 |
7
제1항에 있어서, 상기 제1 반도체 소자의 상기 전하 공급층은 상기 제1 채널층 위에 위치하며, 상기 제2 반도체 소자의 상기 전하 공급층은 상기 제2 채널층 아래에 위치하는 것을 특징으로 하는, 상보성 논리 소자
|
| 8 |
8
제1항에 있어서, 상기 제1 반도체 소자의 상기 상부 클래딩층의 두께가 상기 제2 반도체 소자의 상기 상부 클래딩층의 두께와 상이하거나, 상기 제1 반도체 소자의 상기 하부 클래딩층의 두께가 상기 제2 반도체 소자와 상기 하부 클래딩층의 두께와 상이한 것을 특징으로 하는, 상보성 논리 소자
|
| 9 |
9
제1항에 있어서, 상기 제1 채널층 및 상기 제2 채널층은 GaAs, InAs, InGaAs, InSb로 이루어진 그룹에서 선택된 물질로 이루어지며, 상기 제1 채널층 및 상기 제2 채널층은 서로 상이한 물질로 이루어지는 것을 특징으로 하는, 상보성 논리 소자
|
| 10 |
10
제1 기판을 제공하는 단계, 상기 제1 기판 위에 2차원 전자가스 구조(2DEG) 또는 2차원 정공가스 구조(2DHG)의 제1 채널층과 상기 채널층에 캐리어를 공급하는 전하 공급층 및 상기 채널층의 상하에 각각 배치된 상부 클래딩층 및 하부 클래딩층을 포함하는 제1 반도체 소자를 제공하는 단계, 상기 제1 기판 위에 상기 제1 반도체 소자와 이격 배치되고 2차원 전자가스 구조(2DEG) 또는 2차원 정공가스 구조(2DHG)의 제2 채널층과 상기 채널층에 캐리어를 공급하는 전하 공급층 및 상기 채널층의 상하에 각각 배치된 상부 클래딩층 및 하부 클래딩층을 포함하는 제2 반도체 소자를 제공하는 단계, 상기 제1 반도체 소자와 상기 제2 반도체 소자 위에 강자성체로 이루어지는 소스 전극을 제공하는 단계, 상기 제1 반도체 소자와 상기 제2 반도체 소자 위에 상기 소스 전극과 이격 배치되게 강자성체로 이루어지는 드레인 전극을 제공하는 단계, 및 상기 제1 채널층 및 제2 채널층을 통과하는 전자 또는 정공의 스핀을 동시에 제어하기 위한 게이트 전압이 인가되는, 상기 소스 전극과 상기 드레인 전극 사이에 상기 소스 전극 및 상기 드레인 전극과 이격된 게이트 전극을 제공하는 단계를 포함하고, 상기 제1 반도체 소자와 제2 반도체 소자 간의 스핀-궤도 결합 상수가 상이하여 동일한 게이트 전압 하에서 드레인 전극에 도달하는 상기 제1 반도체 소자의 전자 또는 정공의 스핀 방향 및 상기 제2 반도체 소자의 전자 또는 정공의 스핀 방향이 서로 상이한 것을 특징으로 하는, 상보성 논리 소자의 제조 방법
|
| 11 |
11
제10항에 있어서, 상기 제1 반도체 소자를 제공하는 단계는, 제2 기판 상에 상기 제1 반도체 소자를 형성하는 단계; 및상기 제1 반도체 소자를 상기 제2 기판으로부터 분리하여 상기 제1 기판 상에 전사시키는 단계를 포함하는 것을 특징으로 하는, 상보성 논리 소자의 제조 방법
|
| 12 |
12
제10항에 있어서, 상기 제2 반도체 소자를 제공하는 단계는, 제3 기판 상에 상기 제2 반도체 소자를 형성하는 단계; 및상기 제2 반도체 소자를 상기 제3 기판으로부터 분리하여 상기 제1 기판 상에 전사시키는 단계를 포함하는 것을 특징으로 하는, 상보성 논리 소자의 제조 방법
|
| 13 |
13
제10항에 있어서, 상기 제1 채널층 및 상기 제2 채널층은 GaAs, InAs, InGaAs, InSb로 이루어진 그룹에서 선택된 물질로 이루어지며, 상기 제1 채널층 및 상기 제2 채널층은 서로 상이한 물질로 이루어지게 하는 단계를 특징으로 하는, 상보성 논리 소자의 제조 방법
|
