| 1 |
1
이종접합 구조체를 형성하는 것;상기 이종접합 구조체의 상부에 불순물을 이온 주입하여, 한 쌍의 소스/드레인 영역들을 형성하는 것;상기 한 쌍의 소스/드레인 영역들의 각각 상에 금속 패턴을 형성하는 것; 및상기 이종접합 구조체를 열처리하여, 상기 금속 패턴 내의 금속 원소들을 상기 한 쌍의 소스/드레인 영역들의 각각의 내부로 확산시키는 것을 포함하되,상기 이종접합 구조체는 제1 화합물 반도체 층 및 상기 제1 화합물 반도체 층 상의 제2 화합물 반도체 층을 포함하는 화합물 반도체 장치 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 금속 패턴은 상기 이종접합 구조체의 상면에 수직한 방향을 따른 두께를 갖고,상기 금속 패턴의 상기 두께는 수 나노미터(nm)인 화합물 반도체 장치 제조 방법
|
| 3 |
3
제 1 항에 있어서,상기 금속 패턴은 상기 한 쌍의 소스/드레인 영역들의 각각의 상면의 전부를 덮는 화합물 반도체 장치 제조 방법
|
| 4 |
4
제 1 항에 있어서,상기 금속 패턴은 상기 한 쌍의 소스/드레인 영역들의 각각의 상면의 일부를 덮는 화합물 반도체 장치 제조 방법
|
| 5 |
5
제 1 항에 있어서,상기 금속 패턴은 상기 소스 및 드레인 영역들 사이에서 상기 이종접합 구조체의 상면을 노출하는 화합물 반도체 장치 제조 방법
|
| 6 |
6
제 1 항에 있어서,상기 이종접합 구조체를 열처리하는 공정 수행 전, 상기 금속 패턴 상에 캡핑 층을 형성하는 것을 포함하는 화합물 반도체 장치 제조 방법
|
| 7 |
7
제 6 항에 있어서,상기 캡핑 층은 상기 열처리 공정 수행 후, 제거되는 화합물 반도체 장치 제조 방법
|
| 8 |
8
제 6 항에 있어서,상기 캡핑 층은 실리콘 옥사이드(SiO), 실리콘 나이트라이드(SiN), 알루미늄 나이트라이드(AlN) 또는 이들의 조합을 포함하는 화합물 반도체 장치 제조 방법
|
| 9 |
9
제 1 항에 있어서,상기 열처리는 700 도(℃) 내지 1000 도(℃)의 온도 범위 내에서 수행되는 화합물 반도체 장치 제조 방법
|
| 10 |
10
제 1 항에 있어서,상기 열처리 공정 수행 후, 상기 한 쌍의 소스/드레인 영역들 상에 한 쌍의 소스/드레인 전극들을 형성하는 것; 및상기 이종접합 구조체 및 상기 한 쌍의 소스/드레인 전극들을 후속 열처리하는 것을 포함하는 화합물 반도체 장치 제조 방법
|
| 11 |
11
제 10 항에 있어서,상기 후속 열처리 공정은 300 도(℃) 내지 500 도(℃)의 온도에서 수행되는 화합물 반도체 장치 제조 방법
|
| 12 |
12
이종접합 구조체;상기 이종접합 구조체 상부에 제공되는 한 쌍의 소스/드레인 영역들;상기 한 쌍의 소스/드레인 영역들 상에 제공되는 한 쌍의 소스/드레인 전극들; 및상기 한 쌍의 소스/드레인 전극들 사이에 배치되는 게이트 전극을 포함하되,상기 이종접합 구조체는 차례로 적층된 제1 화합물 반도체 층 및 제2 화합물 반도체 층을 포함하고,상기 한 쌍의 소스/드레인 영역들은 그 내부에 금속 원소들을 포함하는 화합물 반도체 장치
|
| 13 |
13
제 12 항에 있어서,상기 제1 화합물 반도체 층은 그 상부에 2차원 전자가스 층을 포함하고, 상기 한 쌍의 소스/드레인 영역들의 각각의 상면은 제2 화합물 반도체 층의 상면과 공면을 이루고, 상기 한 쌍의 소스/드레인 영역들의 각각의 하부는 상기 2차원 전자가스 층에 접하는 화합물 반도체 장치
|
| 14 |
14
제 13 항에 있어서,상기 이종접합 구조체 상에 제공되는 패시베이션 막을 더 포함하되,상기 게이트 전극은 상기 패시베이션 막을 관통하여, 상기 제2 화합물 반도체 층의 상면에 직접 연결되는 화합물 반도체 장치
|
| 15 |
15
제 13 항에 있어서,상기 이종접합 구조체 상에 제공되는 패시베이션 막을 더 포함하되,상기 제2 화합물 반도체 층은 상기 제1 화합물 반도체 층의 상면을 노출하는 리세스 영역을 갖고, 상기 패시베이션 막은 상기 리세스 영역 내부로 연장되어, 상기 리세스 영역에 의해 노출되는 상기 제2 화합물 반도체 층의 측벽들 및 상기 제1 화합물 반도체 층의 상면을 덮는 화합물 반도체 장치
|
| 16 |
16
제 15 항에 있어서,상기 게이트 전극의 하부는 상기 리세스 영역 내에서 상기 패시베이션 막 상에 제공되는 화합물 반도체 장치
|
| 17 |
17
제 13 항에 있어서,상기 이종접합 구조체 상에 제공되는 패시베이션 막; 및상기 게이트 전극과 상기 제2 화합물 반도체 층 사이에 제공되는 p형 화합물 반도체 패턴을 더 포함하되,상기 p형 화합물 반도체 패턴은 상기 제1 화합물 반도체 층 및 제2 화합물 반도체 층의 전도대 에너지를 상승시키는 화합물 반도체 장치
|
| 18 |
18
제 12 항에 있어서,상기 금속 원소들은 상기 한 쌍의 소스/드레인 영역들 내에 균일하게 분포되는 화합물 반도체 장치
|
| 19 |
19
제 12 항에 있어서,상기 금속 원소들의 분포 농도는 상기 한 쌍의 소스/드레인 영역들의 각각의 상부에서 하부로 갈수록 낮아지는 화합물 반도체 장치
|
