| 1 |
1
베이스 기판;상기 베이스 기판 상에 배치되는 제1 P웰;상기 베이스 기판 상에 배치되는 제2 P웰;상기 베이스 기판 상에 배치되고 상기 제1 P웰 및 상기 제2 P웰 사이에 배치되는 N웰;상기 제2 P웰 및 상기 N웰의 접합 영역에 형성되는 N+ 브릿지 영역;상기 제1 P웰 및 상기 N웰의 접합 영역에 형성되는 P+ 브릿지 영역;상기 제1 P웰에 형성되고, 제1 전압 단자에 연결되는 제1 N+ 영역;상기 제1 P웰에 형성되고, 상기 제1 전압 단자에 연결되는 제1 P+ 영역;상기 제2 P웰에 형성되고, 제2 전압 단자에 연결되는 제2 N+ 영역;상기 제2 P웰에 형성되고, 상기 제2 전압 단자에 연결되는 제2 P+ 영역; 및상기 N+ 브릿지 영역 및 상기 제2 N+ 영역 사이의 상기 제2 P웰 상에 배치되는 게이트를 포함하는 정전기 방전 보호 소자
|
| 2 |
2
제1 항에 있어서,상기 제1 전압 단자는 애노드 단자이고,상기 제2 전압 단자는 캐소드 단자인 정전기 방전 보호 소자
|
| 3 |
3
제1 항에 있어서,상기 베이스 기판은,P형 기판; 및상기 P형 기판 상에 배치되는 딥 N웰을 포함하는 정전기 방전 보호 소자
|
| 4 |
4
제1 항에 있어서,상기 게이트는 상기 제2 전압 단자에 연결되는 정전기 방전 보호 소자
|
| 5 |
5
제1 항에 있어서,상기 P+ 브릿지 영역은 상기 제1 전압 단자와 이격되어 배치되고, 플로팅되는 정전기 방전 보호 소자
|
| 6 |
6
제5 항에 있어서,상기 제2 N+ 영역은 상기 제2 P+ 영역 및 상기 N+ 브릿지 영역 사이에 형성되는 정전기 방전 보호 소자
|
| 7 |
7
제6 항에 있어서,상기 제1 N+ 영역, 상기 제1 P웰, 및 상기 N+ 브릿지 영역은 제1 트랜지스터를 형성하고,상기 제1 P+ 영역, 상기 N웰, 및 상기 제2 P+ 영역은 제2 트랜지스터를 형성하고,상기 N+브릿지 영역, 상기 제2 P웰, 및 상기 제2 N+ 영역은 제3 트랜지스터를 형성하고,상기 제1 트랜지스터 및 상기 제3 트랜지스터는 NPN 바이폴라 트랜지스터이고,상기 제2 트랜지스터는 PNP 바이폴라 트랜지스터인 정전기 방전 보호 소자
|
| 8 |
8
제1 항에 있어서,상기 N웰에 형성되고, 상기 P+ 브릿지 영역과 이격되어 배치되는 제3 P+ 영역을 더 포함하는 정전기 방전 보호 소자
|
| 9 |
9
제8 항에 있어서,상기 제3 P+ 영역은 상기 제2 전압 단자에 연결되는 정전기 방전 보호 소자
|
| 10 |
10
제9 항에 있어서,상기 P+ 브릿지 영역, 상기 N웰, 및 상기 제3 P+ 영역은 PNP 바이폴라 트랜지스터를 형성하는 정전기 방전 보호 소자
|
| 11 |
11
제1 항에 있어서,상기 N웰에 형성되고, 상기 P+ 브릿지 영역 및 상기 N+ 브릿지 영역 사이에 배치되는 제3 N+ 영역을 더 포함하는 정전기 방전 보호 소자
|
| 12 |
12
제11 항에 있어서,상기 제3 N+ 영역은 플로팅되는 정전기 방전 보호 소자
|
| 13 |
13
입력 전압을 수신하는 제1 전압 단자;접지되는 제2 전압 단자; 및상기 제1 전압 단자로부터 ESD 펄스를 수신하는 경우 상기 제1 전압 단자로부터 상기 제2 전압 단자로 방전 경로를 형성하는 제1 정전기 방전 보호 소자를 포함하고,상기 제1 정전기 방전 보호 소자는,베이스 기판;상기 베이스 기판 상에 배치되는 제1 P웰;상기 베이스 기판 상에 배치되는 제2 P웰;상기 베이스 기판 상에 배치되고 상기 제1 P웰 및 상기 제2 P웰 사이에 배치되는 N웰;상기 제2 P웰 및 상기 N웰의 접합 영역에 형성되는 N+ 브릿지 영역;상기 제1 P웰 및 상기 N웰의 접합 영역에 형성되는 P+ 브릿지 영역;상기 제1 P웰에 형성되고, 제1 전압 단자에 연결되는 제1 N+ 영역;상기 제1 P웰에 형성되고, 상기 제1 전압 단자에 연결되는 제1 P+ 영역;상기 제2 P웰에 형성되고, 제2 전압 단자에 연결되는 제2 N+ 영역;상기 제2 P웰에 형성되고, 상기 제2 전압 단자에 연결되는 제2 P+ 영역; 및상기 N+ 브릿지 영역 및 상기 제2 N+ 영역 사이의 상기 제2 P웰 상에 배치되는 게이트를 포함하는 전자 디바이스
|
| 14 |
14
제13 항에 있어서,상기 입력 전압에 근거하여 변조 전압을 생성하는 입력 버퍼; 및상기 변조 전압을 수신하는 내부 회로를 더 포함하는 전자 디바이스
|
| 15 |
15
제13 항에 있어서,전원 전압을 수신하는 제3 전압 단자; 및상기 제1 전압 단자로부터 ESD 펄스를 수신하는 경우 상기 제1 전압 단자로부터 상기 제3 전압 단자로 방전 경로를 형성하는 제2 정전기 방전 보호 소자를 더 포함하는 전자 디바이스
|
| 16 |
16
제15 항에 있어서,일단이 상기 제3 전압 단자에 연결되고, 타단이 상기 제2 전압 단자에 연결되는 제3 정전기 방전 보호 소자를 더 포함하는 전자 디바이스
|
