| 1 |
1
전계 효과 박막 트랜지스터로서,반도체 기판 내에 형성된 소자 분리막;상기 소자 분리막 위에 적층된 제어 게이트(CGate);상기 제어 게이트와 절연되어 상기 제어 게이트 상에 적층되는 극성 게이트(PGate); 및상기 극성 게이트(PGate)와 절연되며, 상기 극성 게이트(PGate) 상에 형성된 두 개의 금속 전극을 포함하고,상기 금속 전극의 극성은 상기 제어 게이트(CGate) 및 상기 극성 게이트(PGate)에 의하여 독립적으로 제어되고,상기 금속 전극들 사이의 채널은 상기 극성 게이트(PGate)로부터 상기 제어 게이트(CGate)를 거치며 다시 상기 극성 게이트(PGate)를 거쳐 U자형으로 형성되고,상기 제어 게이트(CGate) 및 상기 극성 게이트(PGate)는 채널을 감싸는 형태로 구성되며,상기 제어 게이트(CGate) 및 상기 극성 게이트(PGate) 사이, 그리고 상기 극성 게이트(PGate) 및 상기 금속 전극 사이에 형성된 층간 절연막을 포함하여,상기 제어 게이트(CGate) 및 상기 극성 게이트(PGate)에 의하여 n-타입 MOSFET 또는 p-타입 MOSFET으로 동작하는 것을 특징으로 하는, 소자 특성 조절형 전계 효과 박막 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 금속 전극 사이의 채널의 길이는 상기 극성 게이트(PGate)의 두께에 따라 조절되는 것을 특징으로 하는, 소자 특성 조절형 전계 효과 박막 트랜지스터
|
| 3 |
3
제2항에 있어서,상기 제어 게이트(CGate) 및 극성 게이트(PGate)는,알루미늄, 금, 티탄, 백금, 팔라듐, 텅스텐, 몰리브덴 및 니켈로 이루어지는 군으로부터 선택된 적어도 하나의 원소를 포함하는 금속으로 형성되는 것을 특징으로 하는, 소자 특성 조절형 전계 효과 박막 트랜지스터
|
| 4 |
4
제3항에 있어서, 상기 반도체 기판은,p-타입으로 도핑된 소정의 두께를 가진 절연체상 실리콘(silicon-on-insulator) 기판인 것을 특징으로 하는 소자 특성 조절형 전계 효과 박막 트랜지스터
|
| 5 |
5
제4항에 있어서,상기 채널은,두 개의 금속 전극이 형성된 수직 필러가 소정의 간격을 가지도록 형성되는 것을 특징으로 하는 소자 특성 조절형 전계 효과 박막 트랜지스터
|
| 6 |
6
전계 효과 박막 트랜지스터 제조 방법으로서,a
|
| 7 |
7
제6항에 있어서,상기 금속 전극 사이의 채널의 길이는 상기 극성 게이트(PGate)의 두께에 따라 조절되는 것을 특징으로 하는, 소자 특성 조절형 전계 효과 박막 트랜지스터의 제조 방법
|
| 8 |
8
제7항에 있어서,상기 제어 게이트(CGate) 및 극성 게이트(PGate)는,알루미늄, 금, 티탄, 백금, 팔라듐, 텅스텐, 몰리브덴 및 니켈로 이루어지는 군으로부터 선택된 적어도 하나의 원소를 포함하는 금속으로 형성되는 것을 특징으로 하는, 소자 특성 조절형 전계 효과 박막 트랜지스터의 제조 방법
|
| 9 |
9
제6항 내지 제8항 중 어느 한 항의 소자 특성 조절형 전계 효과 박막 트랜지스터의 제조 방법으로 제조되는 소자 특성 조절형 전계 효과 박막 트랜지스터
|
