| 1 |
1
입력 신호들을 제공하는 입력 뉴런들;출력 신호들을 제공받는 출력 뉴런들;상기 입력 뉴런들과 상기 출력 뉴런들 간의 연결 교차점들에 마련되는 복수 개의 시냅스 유닛; 및상기 입력 뉴런과 상기 시냅스 유닛 사이에 연결되고, 상기 복수 개의 시냅스 소자 중 상기 입력 뉴런의 입력 신호를 전달할 하나 이상의 시냅스 소자를 선택하는 선택부;를 포함하고,상기 복수 개의 시냅스 유닛은 각각 하나의 입력 뉴런과 하나의 출력 뉴런 사이에 복수 개의 시냅스 소자가 병렬로 연결된 구조를 가지고,상기 선택부는, 상기 복수 개의 시냅스 소자에 각각 직렬 연결되는 패스 트랜지스터; 및 상기 패스 트랜지스터의 동작을 제어하여 상기 시냅스 유닛의 가중치를 조절하는 컨트롤러;를 포함하는 뉴로모픽 시스템
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1 항에 있어서,상기 패스 트랜지스터의 채널폭은 상기 패스 트랜지스터와 연결되는 시냅스 소자의 컨덕턴스에 대응하는 뉴로모픽 시스템
|
| 6 |
6
제1 항에 있어서,상기 복수의 시냅스 소자들은 적층된 구조로 제공되는 뉴로모픽 시스템
|
| 7 |
7
제6 항에 있어서,상기 시냅스 유닛은,수직 방향으로 마련되고, 상기 출력 뉴런과 전기신호적으로 연결되는 기둥 전극;상기 기둥 전극과 대향하며, 수직 방향을 따라 이격되어 적층 형성되며, 상기 입력 뉴런과 전기신호적으로 연결되는 전극들; 및상기 기둥 전극과 상기 전극들 사이에 마련되고, 상기 입력 뉴런의 입력 신호와 상기 출력 뉴런의 출력 신호에 따라 저항이 변화하는 물질로 이루어지는 저항변화층;을 포함하는 뉴로모픽 시스템
|
| 8 |
8
제7 항에 있어서,상기 복수 개의 시냅스 유닛은 복수의 행과 열을 이루어 격자 구조로 배열되고,상이한 행에 배열되는 시냅스 유닛들은 서로 다른 입력 뉴런과 전기신호적으로 연결되고,상기 기둥 전극은 동일한 열에 배열되는 인접한 두 행의 시냅스 유닛들에 공유되는 뉴로모픽 시스템
|
| 9 |
9
제1 항에 있어서,상기 복수 개의 시냅스 소자는 상이한 컨덕턴스를 갖도록 제공되는 뉴로모픽 시스템
|
| 10 |
10
제9 항에 있어서,상기 복수 개의 시냅스 소자는 컨덕턴스가 2배씩 증가하도록 제공되는 뉴로모픽 시스템
|
| 11 |
11
제1 항에 있어서,상기 시냅스 소자는 저항변화물질, 위상변화물질 또는 메모리 셀을 포함하는 뉴로모픽 시스템
|
| 12 |
12
기억 장치에 있어서,워드 라인들;비트 라인들; 및상기 워드 라인들과 상기 비트 라인들 간의 연결 교차점들에 마련되는 복수 개의 메모리 셀;을 포함하되,상기 복수 개의 메모리 셀은 각각 하나의 워드 라인과 하나의 비트 라인 사이에 복수 개의 메모리 소자가 병렬로 연결된 구조를 가지며,상기 복수 개의 메모리 셀은 복수의 행과 열을 이루는 격자 구조로 제공되고,동일한 행에 배열되는 메모리 셀들은 동일한 워드 라인에 전기신호적으로 연결되며,상기 기억 장치는,상기 워드 라인과, 상기 동일한 행에 배열되는 메모리 셀들의 사이에 연결되는 선택부;를 더 포함하고,상기 선택부는,상기 복수 개의 메모리 소자 중 상기 워드 라인의 전압을 전달할 하나 이상의 메모리 소자를 선택하고,상기 선택부는, 상기 복수 개의 메모리 소자에 각각 직렬 연결되는 패스 트랜지스터; 및 상기 패스 트랜지스터의 동작을 제어하는 컨트롤러;를 포함하는 기억 장치
|
| 13 |
13
삭제
|
| 14 |
14
제12 항에 있어서,상기 복수의 메모리 소자는 적층된 구조로 제공되고,상기 메모리 셀은,수직 방향으로 마련되고, 상기 비트 라인에 연결되는 기둥 전극;상기 기둥 전극과 대향하며, 수직 방향을 따라 이격되어 형성되며, 상기 워드 라인에 연결되는 전극들; 및상기 기둥 전극과 상기 전극들 사이에 배치되고, 상기 워드 라인의 전압과 상기 비트 라인의 전압에 따라 데이터를 기억하는 기억층;을 포함하는 기억 장치
|
| 15 |
15
제14 항에 있어서,상이한 행에 배열되는 메모리 셀들은 서로 다른 워드 라인과 전기신호적으로 연결되고,상기 기둥 전극은 동일한 열에 배열되는 인접한 두 행의 메모리 셀들에 공유되는 기억 장치
|
