| 1 |
1
전자 장치에 있어서,상기 전자 장치의 동작을 관리하는 호스트 프로세서;직접 통신으로 데이터를 서로 교환하는 이종 하드웨어 타입(heterogeneous hardware type)의 가속기들; 및상기 호스트 프로세서로부터 수신된 명령어를 각 가속기들의 타입에 따라 변환하여 대응하는 가속기로 전달하는 컨트롤 유닛을 포함하는전자 장치
|
| 2 |
2
제1항에 있어서,상기 호스트 프로세서 및 소프트웨어 스택의 관여 없이 상기 가속기들 간 직접 통신을 관리하는 인터커넥트 스위치(interconnect switch)를 더 포함하는전자 장치
|
| 3 |
3
제1항에 있어서,상기 컨트롤 유닛은상기 호스트 프로세서 및 소프트웨어 스택의 관여 없이, 상기 가속기들 간 인터페이스 차이에 기반하여 상기 호스트 프로세서로부터 수신된 명령어에 대해 인터페이스 번역(interface translation)을 수행하여 대응하는 가속기로 전달하는,전자 장치
|
| 4 |
4
제1항에 있어서,상기 컨트롤 유닛은각 오퍼레이션을 데이터 수신 동작, 데이터 처리 동작 및 데이터 전송 동작으로 나누고,상기 데이터 수신 동작, 상기 데이터 처리 동작 및 상기 데이터 전송 동작 각각을 서브-오퍼레이션(sub-operation)으로 나누고,상기 나눠진 서브-오퍼레이션들 간 의존성(dependency) 및 상기 서브-오퍼레이션들의 특성에 기반하여 상기 서브-오퍼레이션들을 상기 가속기들 중 하나 이상에 대해 스케줄링하는,전자 장치
|
| 5 |
5
제4항에 있어서,상기 컨트롤 유닛은상기 서브-오퍼레이션들 중 연산의 복잡성, 반복성, 수행시간 중 하나 또는 둘 이상의 조합에 기초하여 상기 가속기들 중 하나 이상에 대해 스케줄링하는,전자 장치
|
| 6 |
6
제1항에 있어서,상기 가속기들은ASIC(application specific integrated circuit), FPGA(field programmable gate array), GPU(graphic processing unit), CPU(central processing unit), NPU(neural processing unit), TPU(tensor processing unit), DSP(digital signal processor) 중 둘 이상의 조합을 포함하는,전자 장치
|
| 7 |
7
전자 장치에 있어서,상기 전자 장치의 동작을 관리하는 호스트 프로세서;직접 통신으로 데이터를 서로 교환하는 이종 하드웨어 타입의 가속기들; 및상기 호스트 프로세서 및 소프트웨어 스택의 관여 없이 상기 가속기들 간 직접 통신을 관리하는 인터커넥트 스위치를 포함하는전자 장치
|
| 8 |
8
제7항에 있어서,상기 호스트 프로세서로부터 수신된 명령어를 각 가속기들의 타입에 따라 변환하여 대응하는 가속기로 전달하는 컨트롤 유닛를 더 포함하는전자 장치
|
| 9 |
9
제8항에 있어서,상기 컨트롤 유닛은상기 호스트 프로세서 및 소프트웨어 스택의 관여 없이, 상기 가속기들 간 인터페이스 차이에 기반하여 상기 호스트 프로세서로부터 수신된 명령어에 대해 인터페이스 번역(interface translation)을 수행하여 대응하는 가속기로 전달하는,전자 장치
|
| 10 |
10
제8항에 있어서,상기 컨트롤 유닛은각 오퍼레이션을 데이터 수신 동작, 데이터 처리 동작 및 데이터 전송 동작으로 나누고,상기 데이터 수신 동작, 상기 데이터 처리 동작 및 출력 데이터 전송 동작 각각을 서브-오퍼레이션(sub-operation)으로 나누고,상기 나눠진 서브-오퍼레이션들 간 의존성(dependency) 및 상기 서브-오퍼레이션들의 특성에 기반하여 상기 서브-오퍼레이션들을 상기 가속기들 중 하나 이상에 대해 스케줄링하는,전자 장치
|
| 11 |
11
제10항에 있어서,상기 컨트롤 유닛은상기 서브-오퍼레이션들 중 연산의 복잡성, 반복성, 수행시간 중 하나 또는 둘 이상의 조합에 기초하여 상기 가속기들 중 하나 이상에 대해 스케줄링하는,전자 장치
|
| 12 |
12
제8항에 있어서,상기 가속기들은ASIC(application specific integrated circuit), FPGA(field programmable gate array), GPU(graphic processing unit), CPU(central processing unit) 중 둘 이상의 조합을 포함하는,전자 장치
|
| 13 |
13
전자 장치에 있어서,상기 전자 장치의 동작을 관리하는 호스트 프로세서;직접 통신으로 데이터를 서로 교환하는 이종 하드웨어 타입(heterogeneous hardware type)의 가속기들; 및상기 가속기들에서 실행하고자 하는 오퍼레이션에 대해 상기 가속기들을 스케줄링하는 컨트롤 유닛을 포함하고,상기 컨트롤 유닛은상기 오퍼레이션을 데이터 수신 동작, 데이터 처리 동작 및 데이터 전송 동작으로 나누고,상기 데이터 수신 동작, 상기 데이터 처리 동작 및 상기 데이터 전송 동작 각각을 서브-오퍼레이션으로 나누고,상기 나눠진 서브-오퍼레이션들 간 의존성 및 상기 서브-오퍼레이션들의 특성에 기반하여 상기 서브-오퍼레이션들을 상기 가속기들 중 하나 이상에 대해 스케줄링하는,전자 장치
|
| 14 |
14
제13항에 있어서,상기 컨트롤 유닛은상기 호스트 프로세서로부터 수신된 명령어를 각 가속기들의 타입에 따라 변환하여 대응하는 가속기로 전달하는,전자 장치
|
| 15 |
15
제13항에 있어서,상기 호스트 프로세서 및 소프트웨어 스택의 관여 없이 상기 가속기들 간 직접 통신을 관리하는 인터커넥트 스위치를 더 포함하는전자 장치
|
