| 1 |
1
기판;상기 기판 상에서, 제1 방향으로 배열되는 제1 광 구조체들;상기 제1 광 구조체들 사이에 각각 배치되는 제2 광 구조체들; 및상기 제1 광 구조체들 상에 각각 제공되는 제3 광 구조체들을 포함하되,상기 제2 및 제3 광 구조체들의 각각은 유전율의 실수부가 음수인 물질을 포함하되,상기 제1 내지 제3 광 구조체들의 각각의 두께는 적외선 영역의 파장 이하이고 0보다 큰 값을 갖고,상기 제1 내지 제3 광 구조체들의 각각의 폭은 상기 적외선 영역의 파장 이하이고 0보다 큰 값을 갖는 메타트로닉 회로 구조체
|
| 2 |
2
제 1 항에 있어서,상기 제2 광 구조체들의 각각의 두께는 제1 광 구조체들의 각각의 두께보다 작은 메타트로닉 회로 구조체
|
| 3 |
3
제 1 항에 있어서,상기 제2 광 구조체들의 각각의 상면은 상기 제1 광 구조체들의 각각의 상면보다 낮은 준위에 배치되는 메타트로닉 회로 구조체
|
| 4 |
4
제 1 항에 있어서,제2 광 구조체들의 각각의 두께와 제3 광 구조체들의 각각의 두께는 서로 동일한 메타트로닉 회로 구조체
|
| 5 |
5
제 1 항에 있어서,제2 광 구조체들은 각각 서로 다른 폭들을 갖는 메타트로닉 회로 구조체
|
| 6 |
6
제 1 항에 있어서,제2 광 구조체들은 각각 서로 다른 두께들을 갖는 메타트로닉 회로 구조체
|
| 7 |
7
제 1 항에 있어서,상기 제1 광 구조체들은 유전율의 실수부가 양수인 물질을 포함하는 메타트로닉 회로 구조체
|
| 8 |
8
제 7 항에 있어서,상기 제1 광 구조체들은 SiO2 및 TiO2 중 선택된 적어도 하나를 포함하는 메타트로닉 회로 구조체
|
| 9 |
9
제 1 항에 있어서,상기 제1 광 구조체들은 상변화 물질을 포함하되,상기 제1 광 구조체들은 상기 상변화 물질의 상에 따라 변하는 유전율을 갖는 메타트로닉 회로 구조체
|
| 10 |
10
제 9 항에 있어서,제1 광 구조체들은 VO2 또는 GeSbTe를 포함하는 메타트로닉 회로 구조체
|
| 11 |
11
제 1 항에 있어서,제2 및 제3 광 구조체들은 은(Ag), 알루미늄(Al), 금(Au), 백금(Pt), 인듐-주석-산화물(Indium-Tin-Oxide, ITO), 및 알루미늄 도핑된 산화아연(Al-doped ZnO, AZO)에서 선택된 적어도 하나를 포함하는 메타트로닉 회로 구조체
|
| 12 |
12
제 1 항에 있어서,상기 제2 및 제3 광 구조체들의 각각은 차례로 적층된 제1 막, 제2 막, 및 제3 막을 포함하되,상기 제1 및 제3 막들은 유전율의 실수부가 음수인 물질을 포함하고,상기 제2 막은 유전율의 실수부가 양수인 물질을 포함하는 메타트로닉 회로 구조체
|
| 13 |
13
제 1 항에 있어서,상기 제2 광 구조체들과 상기 기판의 상면 사이에 개재되는 연결막을 더 포함하되,상기 연결막은 유전율의 실수부가 양수인 물질을 포함하고,상기 제1 광 구조체들과 상기 연결막은 단일 구조체인 메타트로닉 회로 구조체
|
| 14 |
14
제 13 항에 있어서,상기 제1 광 구조체들과 상기 연결막은 동일한 물질을 포함하는 메타트로닉 회로 구조체
|
| 15 |
15
기판 상에 예비 광 구조체 막을 형성하는 것;상기 예비 광 구조체 막을 패터닝하여 제1 광 구조체들을 형성하는 것; 상기 제1 광 구조체들 사이에 제2 광 구조체들을 각각 형성하는 것; 및상기 제1 광 구조체들 상에 제3 광 구조체들을 각각 형성하는 것을 포함하되,상기 예비 광 구조체 막 및 상기 제1 광 구조체들은 유전율(permittivity)의 실수부가 양수인 물질을 포함하고,상기 제2 광 구조체들 상기 제3 광 구조체들은 유전율의 실수부가 음수인 물질을 포함하며,상기 제1 내지 제3 광 구조체들의 각각의 두께는, 적외선 영역의 파장 이하이고 0보다 큰 값을 갖고,상기 제1 내지 제3 광 구조체들의 각각의 폭은 상기 적외선 영역의 파장 이하이고 0보다 큰 값을 갖는 메타트로닉 회로 구조체 제조 방법
|
| 16 |
16
제 15 항에 있어서,상기 예비 광 구조체 막을 패터닝하는 것은, 상기 예비 광 구조체 막의 하부를 남기는 것을 포함하는 메타트로닉 회로 구조체 제조 방법
|
| 17 |
17
제 15 항에 있어서,상기 예비 광 구조체 막을 패터닝하는 것은, 상기 예비 광 구조체 막의 일부를 제거하여 상기 기판의 상면을 노출하는 것을 포함하는 메타트로닉 회로 구조체 제조 방법
|
| 18 |
18
제 15 항에 있어서,상기 예비 광 구조체 막을 패터닝하는 것은, 나노 임프린팅(nano imprinting) 공정을 수행하는 것에 의해 상기 예비 광 구조체 막의 일부를 제거하는 것을 포함하는 메타트로닉 회로 구조체 제조 방법
|
| 19 |
19
제 15 항에 있어서,상기 제2 광 구조체들을 형성하는 것 및 상기 제3 광 구조체들을 형성하는 것은 전자빔 증착 공정을 수행하는 것을 포함하는 메타트로닉 회로 구조체 제조 방법
|
