| [KST2015073530][한국전자통신연구원] |
재시도회로를포함한프로세서장치 |
새창보기
|
| [KST2015075244][한국전자통신연구원] |
브이엠이버스의양포트램정합회로 |
새창보기
|
| [KST2015075752][한국전자통신연구원] |
시리얼 EEPROM 콘트롤러 |
새창보기
|
| [KST2015081496][한국전자통신연구원] |
ＡＴＣＡ 백플레인 장치 및 이를 이용한 ＡＴＣＡ 스위치시스템 |
새창보기
|
| [KST2015086366][한국전자통신연구원] |
패리티 캐시를 이용한 ＲＡＩＤ 레벨 5의 고속화를 위한 ＲＡＩＤ 제어 장치 및 방법 |
새창보기
|
| [KST2015088239][한국전자통신연구원] |
32비트마이크로프로세서에서가변길이의버스접속회로 |
새창보기
|
| [KST2015085964][한국전자통신연구원] |
메인 메모리를 이용한 메모리 디스크 구성 방법 및 장치 |
새창보기
|
| [KST2014030147][한국전자통신연구원] |
Finger Motion 인식 SoC 기술 |
새창보기
|
| [KST2014031486][한국전자통신연구원] |
프로세서 명령어의 메모리 액세스 방법 및 장치 |
새창보기
|
| [KST2015075200][한국전자통신연구원] |
AT-BUS에 장착하기 위한 병렬 신경망 보드의 제어회로 |
새창보기
|
| [KST2015081471][한국전자통신연구원] |
멀티프로세서 ＳｏＣ 플랫폼에 적합한 크로스바 스위치구조 |
새창보기
|
| [KST2015086321][한국전자통신연구원] |
데이터 송신 장치 및 그것의 심볼 형성 방법 |
새창보기
|
| [KST2015073884][한국전자통신연구원] |
다중처리기시스템에서처리기들의대칭성검증방법 |
새창보기
|
| [KST2015076132][한국전자통신연구원] |
상위수준 합성을 위한 트윈 래치를 갖는 분할 버스 구조 |
새창보기
|
| [KST2015082750][한국전자통신연구원] |
마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기 |
새창보기
|
| [KST2015087157][한국전자통신연구원] |
메모리 제어 시스템 및 이를 이용한 메모리 인터페이스 방법 |
새창보기
|
| [KST2014031962][한국전자통신연구원] |
복수의 ＤＭＡ 채널을 갖는 메모리 시스템 및 복수의 ＤＭＡ 채널에 대한 통합 관리 방법 |
새창보기
|
| [KST2014045100][한국전자통신연구원] |
메모리 매핑장치 및 이를 구비한 멀티프로세서 시스템온칩 플랫폼 |
새창보기
|
| [KST2015073501][한국전자통신연구원] |
브이엠이버스트리거어드레스데이타콘트롤로직회로 |
새창보기
|
| [KST2015081495][한국전자통신연구원] |
가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법 |
새창보기
|
| [KST2015082145][한국전자통신연구원] |
버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩 |
새창보기
|
| [KST2015083343][한국전자통신연구원] |
범용 프로세서 레퍼런스 보드와 도터 보드와의 메모리공유제어장치 및 그 방법 |
새창보기
|
| [KST2015084341][한국전자통신연구원] |
소프트웨어를 이용한 전자파 생성 방법 |
새창보기
|
| [KST2014032046][한국전자통신연구원] |
ＦＰＧＡ내 배선 메모리 장치 및 이를 이용한 라우터 시스템 |
새창보기
|
| [KST2015079942][한국전자통신연구원] |
다층 버스 제어 장치 |
새창보기
|
| [KST2015084265][한국전자통신연구원] |
메모리 공유 제어장치 및 메모리 공유 제어방법, 그리고 공유 메모리 접근방법 |
새창보기
|
| [KST2015075006][한국전자통신연구원] |
이중 시스템 버스 정합장치 |
새창보기
|
| [KST2015078217][한국전자통신연구원] |
스위치가 사용되는 시스템의 고속 백플레인 |
새창보기
|
| [KST2015083734][한국전자통신연구원] |
메모리 액세스 충돌 감소 장치 및 방법 |
새창보기
|
| [KST2015086159][한국전자통신연구원] |
다중 프로세서를 위한 잠금이 없는 메모리 제어기 및 상기 메모리 제어기를 이용한 다중 프로세서 시스템 |
새창보기
|
