| 1 |
1
전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자로서,전류의 방향으로 채널의 유효 자기장 방향이 제어될 수 있되, 서로 이격되어 배치된, 제 1 반도체 채널 및 제 2 반도체 채널;게이트 전압으로 자화 방향이 제어될 수 있되, 상기 제 1 반도체 채널과 접하는 제 1 강자성 게이트 및 상기 제 2 반도체 채널과 접하는 제 2 강자성 게이트; 및상기 제 1 반도체 채널의 유효 자기장 방향과 상기 제 1 강자성 게이트의 자화 방향의 동일 여부에 따라 각각 다른 값으로 결정되는 제 1 결정값과 상기 제 2 반도체 채널의 유효 자기장 방향과 상기 제 2 강자성 게이트의 자화 방향의 동일 여부에 따라 각각 다른 값으로 결정되는 제 2 결정값의 차이에 해당하는 차이값을 산출하고, 상기 차이값을 기준값과 비교하여 출력값을 결정하는 제어부;를 포함하되,상기 제 1 반도체 채널 및 제 2 반도체 채널 각각은 양자우물층 및 상기 양자우물층의 상하에 비대칭적으로 배치된 크래딩층을 포함하거나, 위상절연체 또는 이차원 물질층을 포함하되, 라쉬바 효과로 전기장이 자기장으로 전환되며,상기 제 1 강자성 게이트 및 상기 제 2 강자성 게이트 각각은 상부 자성층, 하부 자성층 및 상기 상부 자성층과 상기 하부 자성층 사이에 개재된 절연층을 포함하되, 상기 상부 자성층의 자화 방향은 고정되되, 상기 하부 자성층은 인가되는 상기 게이트 전압에 의하여 자화 방향이 제어되며, 상기 하부 자성층은 상기 제 1 반도체 채널 및 제 2 반도체 채널 각각과 접촉하도록 배치되며,상기 제 1 반도체 채널 및 제 2 반도체 채널 각각에서 유도되는 유효자기장에 의해 스핀이 발생하며, 상기 전류의 방향만으로 상기 로직 소자의 입력값이 결정되되, 상기 전류에 의한 전하가 상기 스핀으로 바로 전환되는 것이며, 상기 제 1 강자성 게이트 및 상기 제 2 강자성 게이트를 구성하는 강자성체를 이용하여 상기 입력값을 전압출력으로 전환하되, 상기 제 1 강자성 게이트의 자화 방향과 상기 제 2 강자성 게이트의 자화 방향의 조합으로 AND 논리 기능, OR 논리 기능, NAND 논리 기능 및 NOR 논리 기능을 재설정할 수 있는 것을 특징으로 하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서,상기 양자우물층으로 InAs층, InGaAs층, InSb층 및 GaAs층 중에서 어느 하나의 층을 포함하며 상기 크래딩층은 InGaAs층, InAlAs층, InAlSb층, AlGaSb층 및 AlGaAs층 중에서 선택된 적어도 어느 하나 이상의 층을 포함하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서,상기 제 1 반도체 채널 및 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 양의 방향이고, 상기 전류의 방향이 음의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 음의 방향을 가지도록 구성되며,상기 제 1 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향은 음의 방향이고, 상기 제 2 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향은 양의 방향을 가지도록 구성되며, 상기 제 1 반도체 채널의 유효 자기장 방향과 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 1 결정값은 +△V이며, 동일하지 않은 경우 상기 제 1 결정값은 -△V이며, 상기 제 2 반도체 채널의 유효 자기장 방향과 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 2 결정값은 +△V이며, 동일하지 않은 경우 상기 제 2 결정값은 -△V이며,상기 제 1 결정값과 상기 제 2 결정값의 차이이 해당하는 차이값은, 상기 기준값인 -△V과 비교하여 상대적으로 크면 1의 값을 가지며 상대적으로 작으면 0의 값을 가지도록 결정함으로써,상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 1의 값을 가지는, OR 논리 구성을 제공하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
| 6 |
6
제 1 항에 있어서,상기 제 1 반도체 채널 및 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 양의 방향이고, 상기 전류의 방향이 음의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 음의 방향을 가지도록 구성되며,상기 제 1 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향은 음의 방향이고, 상기 제 2 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향은 양의 방향을 가지도록 구성되며, 상기 제 1 반도체 채널의 유효 자기장 방향과 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 1 결정값은 +△V이며, 동일하지 않은 경우 상기 제 1 결정값은 -△V이며, 상기 제 2 반도체 채널의 유효 자기장 방향과 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 2 결정값은 +△V이며, 동일하지 않은 경우 상기 제 2 결정값은 -△V이며,상기 제 1 결정값과 상기 제 2 결정값의 차이이 해당하는 차이값은, 상기 기준값인 +△V과 비교하여 상대적으로 크면 1의 값을 가지며 상대적으로 작으면 0의 값을 가지도록 결정함으로써,상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 1의 값을 가지는, AND 논리 구성을 제공하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
| 7 |
7
제 1 항에 있어서,상기 제 1 반도체 채널 및 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 양의 방향이고, 상기 전류의 방향이 음의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 음의 방향을 가지도록 구성되며,상기 제 1 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향은 양의 방향이고, 상기 제 2 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향은 음의 방향을 가지도록 구성되며, 상기 제 1 반도체 채널의 유효 자기장 방향과 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 1 결정값은 +△V이며, 동일하지 않은 경우 상기 제 1 결정값은 -△V이며, 상기 제 2 반도체 채널의 유효 자기장 방향과 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 2 결정값은 +△V이며, 동일하지 않은 경우 상기 제 2 결정값은 -△V이며,상기 제 1 결정값과 상기 제 2 결정값의 차이이 해당하는 차이값은, 상기 기준값인 -△V과 비교하여 상대적으로 크면 1의 값을 가지며 상대적으로 작으면 0의 값을 가지도록 결정함으로써,상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 0의 값을 가지는, NAND 논리 구성을 제공하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
| 8 |
8
제 1 항에 있어서,상기 제 1 반도체 채널 및 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 양의 방향이고, 상기 전류의 방향이 음의 방향인 경우 상기 제 1 반도체 채널 및 상기 제 2 반도체 채널의 유효 자기장 방향은 음의 방향을 가지도록 구성되며,상기 제 1 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향은 양의 방향이고, 상기 제 2 강자성 게이트에 게이트 전압이 인가되는 경우 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향은 음의 방향을 가지도록 구성되며, 상기 제 1 반도체 채널의 유효 자기장 방향과 상기 제 1 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 1 결정값은 +△V이며, 동일하지 않은 경우 상기 제 1 결정값은 -△V이며, 상기 제 2 반도체 채널의 유효 자기장 방향과 상기 제 2 강자성 게이트의 하부 자성층의 자화 방향이, 동일한 경우 상기 제 2 결정값은 +△V이며, 동일하지 않은 경우 상기 제 2 결정값은 -△V이며,상기 제 1 결정값과 상기 제 2 결정값의 차이이 해당하는 차이값은, 상기 기준값인 +△V과 비교하여 상대적으로 크면 1의 값을 가지며 상대적으로 작으면 0의 값을 가지도록 결정함으로써,상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 1의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 양의 방향을 가지는 경우 상기 출력값은 0의 값을 가지며, 상기 제 1 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지고 상기 제 2 반도체 채널에서 상기 전류의 방향이 음의 방향을 가지는 경우 상기 출력값은 0의 값을 가지는, NOR 논리 구성을 제공하는, 전기화학적 포텐셜을 이용한 기능 재설정형 로직 소자
|
