요약 | 본 발명은 2단자 수직형 1T-디램 및 그 제조 방법을 개시한다. 본 발명의 일 실시예에 따르면, 제1 타입의 반도체를 포함하는 음극(cathode)층; 상기 음극층 상에 형성되고, 진성 반도체를 포함하는 제1 진성층; 상기 제1 진성층 상에 형성되고, 제2 타입의 반도체를 포함하는 제1 베이스층; 상기 제1 베이스층 상에 형성되고, 진성 반도체를 포함하는 제2 진성층; 상기 제2 진성층 상에 형성되고, 제1 타입의 반도체를 포함하는 제2 베이스층; 상기 제2 베이스층 상에 형성되고, 진성 반도체를 포함하는 제3 진성층; 및 상기 제3 진성층 상에 형성되고, 제2 타입의 반도체를 포함하는 양극(anode)층을 포함한다. |
---|---|
Int. CL | H01L 27/108 (2006.01.01) |
CPC | H01L 27/10841(2013.01) H01L 27/10841(2013.01) |
출원번호/일자 | 1020170168145 (2017.12.08) |
출원인 | 한양대학교 산학협력단 |
등록번호/일자 | |
공개번호/일자 | 10-2019-0068095 (2019.06.18) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 공개 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | N |
심사청구항수 | 1 |