| 1 |
1
실리콘 관통전극의 커패시턴스를 측정하는 단계;상기 측정된 커패시턴스 값들에 의해, 바이어스 전압에 대한 측정 커패시턴스의 관계식을 로지스틱 함수로 모델링하는 단계;상기 실리콘 관통전극에 대한 커패시턴스 등가 회로의 관계식과 상기 바이어스 전압에 대한 측정 커패시턴스의 관계식에 의해, 상기 바이어스 전압에 대한 미분 커패시턴스의 관계식을 산출하는 단계;상기 실리콘 관통전극의 기판부와 유전체부 사이의 계면 전기 퍼텐셜에 대한 미분 커패시턴스의 관계식을 도출하는 단계;상기 바이어스 전압에 대한 미분 커패시턴스의 관계식과 상기 계면 전기 퍼텐셜에 대한 미분 커패시턴스의 관계식을 비교하여, 상기 바이어스 전압과 상기 계면 전기 퍼텐셜 사이의 관계식을 도출하는 단계; 및상기 바이어스 전압과 상기 계면 전기 퍼텐셜 사이의 관계식에 의해 계면 상태 밀도를 계산하여 상기 실리콘 관통전극의 측면 비균일성을 감지하는 단계를 포함하는, 실리콘 관통전극의 측면 비균일성 감지 방법
|
| 2 |
2
제1항에 있어서,상기 바이어스 전압(VM)에 대한 측정 커패시턴스의 관계식(CT,m(VM))은 수학식 1로 이루어지는 것을 특징으로 하는 실리콘 관통전극의 측면 비균일성 감지 방법
|
| 3 |
3
제2항에 있어서,상기 바이어스 전압에 대한 미분 커패시턴스의 관계식(C'S,m(VM))은 수학식 2로 이루어지는 것을 특징으로 하는 실리콘 관통전극의 측면 비균일성 감지 방법
|
| 4 |
4
제1항에 있어서,상기 계면 전기 퍼텐셜(φS)에 대한 미분 커패시턴스의 관계식(C'S(φS))은 수학식 3 내지 5로 이루어지는 것을 특징으로 하는 실리콘 관통전극의 측면 비균일성 감지 방법
|
| 5 |
5
제1항에 있어서,상기 계면 상태 밀도(Dit)는 수학식 6에 의해 산출되는 것을 특징으로 하는 실리콘 관통전극의 측면 비균일성 감지 방법
|
| 6 |
6
커패시턴스 측정에 의해 실리콘 관통전극의 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체로서,상기 측면 비균일성을 감지하는 프로그램은,상기 측정된 커패시턴스 값들에 의해, 바이어스 전압에 대한 측정 커패시턴스의 관계식을 로지스틱 함수로 모델링하고,상기 실리콘 관통전극에 대한 커패시턴스 등가 회로의 관계식과 상기 바이어스 전압에 대한 측정 커패시턴스의 관계식에 의해, 상기 바이어스 전압에 대한 미분 커패시턴스의 관계식을 산출하고,상기 실리콘 관통전극의 기판부와 유전체부 사이의 계면 전기 퍼텐셜에 대한 미분 커패시턴스의 관계식을 도출하고,상기 바이어스 전압에 대한 미분 커패시턴스의 관계식과 상기 계면 전기 퍼텐셜에 대한 미분 커패시턴스의 관계식을 비교하여, 상기 바이어스 전압과 상기 계면 전기 퍼텐셜 사이의 관계식을 도출하여,상기 바이어스 전압과 상기 계면 전기 퍼텐셜 사이의 관계식에 의해 계면 상태 밀도를 계산하여 상기 실리콘 관통전극의 측면 비균일성을 감지하도록 이루어지는 컴퓨터 판독가능 기록매체
|
