| 1 |
1
증폭 동작시에 크로스 커플드 형태로 연결되어 제1라인과 제2라인의 전압 차이를 증폭하기 위한 제1인버터 및 제2인버터;상기 제1라인과 상기 제1인버터의 출력단을 전기적으로 연결하기 위한 제1고립 스위치;상기 제2라인과 상기 제2인버터의 출력단을 전기적으로 연결하기 위한 제2고립 스위치; 및상기 제1인버터의 출력단과 상기 제2인버터의 출력단을 전기적으로 연결하기 위한 이퀄라이징 스위치를 포함하고,상기 증폭 동작 이전에, 상기 제2고립 스위치와 상기 이퀄라이징 스위치를 턴온시키는 제1오프셋 보상 동작과 상기 제1고립 스위치와 상기 이퀄라이징 스위치를 턴온시키는 제2오프셋 보상 동작을 수행하는증폭기 회로
|
| 2 |
2
제 1항에 있어서,상기 제1오프셋 보상 동작시에 상기 제1인버터는 활성화되고 상기 제2인버터는 비활성화되고,상기 제2오프셋 보상 동작시에 상기 제2인버터는 활성화되고 상기 제1인버터는 비활성화되는증폭기 회로
|
| 3 |
3
제 3항에 있어서,상기 제1오프셋 보상 동작과 상기 제2오프셋 보상 동작 이전에,상기 제1인버터와 상기 제2인버터를 비활성화하고 상기 제1고립 스위치, 상기, 제2고립 스위치 및 상기 이퀄라이징 스위치를 턴온시키는 프리차지 동작이 수행되는증폭기 회로
|
| 4 |
4
제 3항에 있어서,상기 증폭 동작시에,상기 제1인버터와 상기 제2인버터가 활성화되고, 상기 제1고립 스위치와 상기 제2고립 스위치가 턴온되는증폭기 회로
|
| 5 |
5
제 3항에 있어서,상기 증폭기 회로는 비트라인 센스앰프이고,상기 제1라인은 정비트 라인이고 상기 제2라인은 부비트 라인인증폭기 회로
|
| 6 |
6
제 5항에 있어서,상기 제1오프셋 보상 동작과 상기 제2오프셋 보상 동작의 수행 이후, 상기 증폭 동작의 수행 이전에,선택된 메모리 셀의 데이터가 상기 정비트 라인과 상기 부비트 라인 중 하나의 라인으로 전달되는 차지 쉐어링 동작이 수행되는증폭기 회로
|
| 7 |
7
제 6항에 있어서,상기 차지 쉐어링 동작시에상기 제1인버터와 상기 제2인버터는 비활성화되고, 상기 제1고립 스위치, 상기 제2고립 스위치 및 상기 이퀄라이징 스위치가 오프되는증폭기 회로
|
| 8 |
8
제 4항에 있어서,상기 제1인버터와 상기 제2인버터 각각은풀업 전압과 풀다운 전압이 공급되는 것에 의해 활성화되고,상기 풀업 전압과 상기 풀다운 전압 중 하나 이상의 전압의 공급이 차단되는 것에 의해 비활성화되는증폭기 회로
|
| 9 |
9
제 8항에 있어서,상기 제1인버터에 상기 풀업 전압을 공급하기 위한 제1풀업 스위치;상기 제1인버터에 상기 풀다운 전압을 공급하기 위한 제1풀다운 스위치;상기 제2인버터에 상기 풀업 전압을 공급하기 위한 제2풀업 스위치; 및상기 제2인버터에 상기 풀다운 전압을 공급하기 위한 제2풀다운 스위치를 더 포함하고,상기 제1인버터의 활성화시에는 상기 제1풀업 스위치와 상기 제1풀다운 스위치가 턴온되고,상기 제2인버터의 활성화시에는 상기 제2풀업 스위치와 상기 제2풀다운 스위치가 턴온되는증폭기 회로
|
| 10 |
10
제 8항에 있어서,상기 제1인버터와 상기 제2인버터에 상기 풀업 전압을 공급하기 위한 풀업 스위치;상기 제1인버터에 상기 풀다운 전압을 공급하기 위한 제1풀다운 스위치; 및상기 제2인버터에 상기 풀다운 전압을 공급하기 위한 제2풀다운 스위치를 더 포함하고,상기 제1인버터의 활성화시에는 상기 풀업 스위치와 상기 제1풀다운 스위치가 턴온되고,상기 제2인버터의 활성화시에는 상기 풀업 스위치와 상기 제2풀다운 스위치가 턴온되는증폭기 회로
|
| 11 |
11
제 8항에 있어서,상기 제1인버터에 상기 풀업 전압을 공급하기 위한 제1풀업 스위치;상기 제2인버터에 상기 풀업 전압을 공급하기 위한 제2풀업 스위치; 및상기 제1인버터와 상기 제2인버터에 상기 풀다운 전압을 공급하기 위한 풀다운 스위치를 더 포함하고,상기 제1인버터의 활성화시에는 상기 제1풀업 스위치와 상기 풀다운 스위치가 턴온되고,상기 제2인버터의 활성화시에는 상기 제2풀업 스위치와 상기 풀다운 스위치가 턴온되는증폭기 회로
|
| 12 |
12
증폭 동작시에 크로스 커플드 형태로 연결되어 제1라인과 제2라인의 전압 차이를 증폭하기 위한 제1인버터와 제2인버터를 포함하고,상기 증폭 동작 이전에, 상기 제1인버터의 입력단과 출력단을 상기 제2라인에 전기적으로 연결시키는 제1오프셋 보상 동작과 상기 제2인버터의 입력단과 출력단을 상기 제1라인에 전기적으로 연결시키는 제2오프셋 보상 동작을 수행하는증폭기 회로
|
| 13 |
13
제 12항에 있어서,상기 제1오프셋 보상 동작에서는 상기 제1인버터가 활성화되고 상기 제2오프셋 보상 동작에서는 상기 제2인버터가 활성화되는증폭기 회로
|
| 14 |
14
제 13항에 있어서,상기 제1오프셋 보상 동작과 상기 제2오프셋 보상 동작의 수행 이전에 상기 제1인버터와 상기 제2인버터를 비활성화한 상태에서 상기 제1라인과 상기 제2라인을 전기적으로 연결시키는 프리차지 동작을 수행하는증폭기 회로
|
| 15 |
15
제 13항에 있어서,상기 제1오프셋 보상 동작시에 상기 제1인버터와 상기 제1라인은 전기적으로 분리되고,상기 제2오프셋 보상 동작시에 상기 제2인버터와 상기 제2라인은 전기적으로 분리되는증폭기 회로
|
| 16 |
16
제 13항에 있어서,상기 제1오프셋 보상 동작과 상기 제2오프셋 보상 동작의 수행 이후, 상기 증폭 동작의 수행 이전에,증폭을 위한 신호가 상기 제1라인과 상기 제2라인 중 하나 이상의 라인으로 전달되는증폭기 회로
|
| 17 |
17
증폭 동작시에 크로스 커플드 형태로 연결되어 제1라인과 제2라인의 전압 차이를 증폭하기 위한 제1인버터 및 제2인버터;상기 제1라인과 상기 제1인버터의 출력단을 전기적으로 연결하기 위한 제1고립 스위치;상기 제2라인과 상기 제2인버터의 출력단을 전기적으로 연결하기 위한 제2고립 스위치; 및상기 제1인버터의 출력단과 상기 제2인버터의 출력단에 프리차지 전압을 인가하고, 상기 제1인버터의 출력단과 상기 제2인버터의 출력단을 전기적으로 연결하기 위한 제1프리차지 회로를 포함하고,상기 증폭 동작 이전에, 상기 제2고립 스위치를 턴온시키고 상기 제1프리차지 회로를 활성화시키는 제1오프셋 보상 동작과, 상기 제1고립 스위치를 턴온시키고 상기 제1프리차지 회로를 활성화시키는 제2오프셋 보상 동작을 수행하는증폭기 회로
|
| 18 |
18
제 17항에 있어서,상기 제1인버터와 상기 제2인버터의 공통 풀업단과 상기 제1인버터와 상기 제2인버터의 공통 풀다운단에 상기 프리차지 전압을 인가하고, 상기 공통 풀업단과 공통 풀다운단을 전기적으로 연결하기 위한 제2프리차지 회로를 더 포함하는증폭기 회로
|
| 19 |
19
제 18항에 있어서,상기 제1오프셋 보상 동작과 상기 제2오프셋 보상 동작시에 상기 제1인버터와 상기 제2인버터는 활성화되고, 상기 제2프리차지 회로는 상기 제1인버터와 상기 제2인버터의 비활성화시에 활성화되는증폭기 회로
|
