| 1 |
1
저전력 광대역 CMOS 전압 제어 발진기로서, 유효 캐패시턴스 값을 일정한 간격으로 변화시켜 VCO 주파수를 일정한 간격의 부대역으로 변경하는 캐패시터 뱅크; 캐패시터 뱅크 디지털 제어 신호를 인가 받아 상기 캐패시터 뱅크의 스위치 제어 신호를 순차적으로 발생시키는 순차 스위치 제어 신호 발생 회로; 및상기 캐패시터 뱅크의 스위치 제어 신호를 이용하여 생성된 전류 제어 신호를 통해 상기 캐패시터 뱅크에 추가 전류를 공급하는 추가 전류 공급부를 포함하되, 상기 전류 제어 신호는 상기 캐패시터 뱅크의 스위칭 동작 시점으로부터 미리 설정된 지연 시간에 생성되며, 상기 순차 스위치 제어 신호 발생 회로는,상기 캐패시터 뱅크 디지털 제어 신호의 비트 수인 n에 상응하는 개수의 신호 발생부를 포함하며, 각 신호 발생부는, n비트 중 하나의 비트의 캐패시터 뱅크 디지털 제어 신호를 인가 받아 상기 캐패시터 뱅크의 제1 노드로 인가되는 제1 스위치 제어 신호를 출력하는 제1 D-플립플롭;상기 제1 스위치 제어 신호를 인가 받아 상기 캐패시터 뱅크의 제2 노드로 인가되는 제2 스위치 제어 신호를 출력하는 제2 D-플립플롭; 및상기 제1 스위치 제어 신호와 상기 제2 스위치 제어 신호를 인가 받아 배타적 논리합하여 출력하는 XOR 게이트를 포함하는 저전력 광대역 CMOS 전압 제어 발진기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 제1 스위치 제어 신호는 상기 캐패시터 뱅크의 k번째 뱅크의 소스/드레인 노드로 인가되며, 상기 제2 스위치 제어 신호는 상기 제1 스위치 제어 신호보다 지연된 후 상기 k번째 뱅크의 게이트 노드로 인가되는 저전력 광대역 CMOS 전압 제어 발진기
|
| 4 |
4
제1항에 있어서, n개의 신호 발생부 각각의 XOR 게이트에서 출력된 신호를 인가받아 논리합하여 출력하는 OR 게이트; 및상기 OR 게이트에서 출력된 신호를 미리 설정된 시간만큼 지연시켜 상기 전류 제어 신호를 출력하는 지연 소자를 더 포함하는 저전력 광대역 CMOS 전압 제어 발진기
|
| 5 |
5
제4항에 있어서,상기 추가 전류 공급부는, 상기 전류 제어 신호에 따라 ON되어 상기 캐패시터 뱅크의 스위칭 동작 시점으로부터 미리 설정된 지연 시간 이후에 상기 캐패시터 뱅크에 일시적으로 추가 전류를 공급하는 저전력 광대역 CMOS 전압 제어 발진기
|
| 6 |
6
저전력 광대역 CMOS 전압 제어 발진기로서, 유효 캐패시턴스 값을 일정한 간격으로 변화시켜 VCO 주파수를 일정한 간격의 부대역으로 변경하는 캐패시터 뱅크; 캐패시터 뱅크 디지털 제어 신호를 인가 받아 상기 캐패시터 뱅크의 소스/드레인 노드와 게이트 노드로 인가되는 제1 스위치 제어 신호 및 제2 스위치 제어 신호를 순차적으로 발생시키는 순차 스위치 제어 신호 발생 회로; 및상기 제1 스위치 제어 신호 및 제2 스위치 제어 신호를 이용하여 생성된 전류 제어 신호를 통해 상기 캐패시터 뱅크에 추가 전류를 공급하는 추가 전류 공급부를 포함하되, 상기 순차 스위치 제어 신호 발생 회로는,상기 캐패시터 뱅크 디지털 제어 신호의 비트 수인 n에 상응하는 개수의 신호 발생부를 포함하며, 각 신호 발생부는, n비트 중 하나의 비트의 캐패시터 뱅크 디지털 제어 신호를 인가 받아 상기 캐패시터 뱅크의 제1 노드로 인가되는 제1 스위치 제어 신호를 출력하는 제1 D-플립플롭;상기 제1 스위치 제어 신호를 인가 받아 상기 캐패시터 뱅크의 제2 노드로 인가되는 제2 스위치 제어 신호를 출력하는 제2 D-플립플롭; 및상기 제1 스위치 제어 신호와 상기 제2 스위치 제어 신호를 인가 받아 배타적 논리합하여 출력하는 XOR 게이트를 포함하는 저전력 광대역 CMOS 전압 제어 발진기
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서,n개의 신호 발생부 각각의 XOR 게이트에서 출력된 신호를 인가받아 논리합하여 출력하는 OR 게이트; 및상기 OR 게이트에서 출력된 신호를 미리 설정된 시간만큼 지연시켜 상기 전류 제어 신호를 출력하는 지연 소자를 더 포함하는 저전력 광대역 CMOS 전압 제어 발진기
|
