1 |
1
복수의 스테이지를 포함하는 게이트 드라이버로서,제1 스테이지는제1 제어 신호에 따라 제1 스테이지 출력 신호를 제1 천이 시간(first transition time) 동안 제1 레벨로 천이시키는 제1 트랜지스터; 및제2 제어 신호에 따라 상기 제1 스테이지 출력 신호를 제2 천이 시간(second transition time) 동안 제2 레벨로 천이시키는 제2 트랜지스터를 포함하고,제1 천이는 제2 천이보다 먼저 발생하고,상기 제1 천이 시간은 상기 제2 천이 시간보다 길되,상기 제1 스테이지 출력 신호가 제1 레벨로 유지되는 시간에 상기 제1 스테이지의 다음 스테이지인 제2 스테이지의 제2 스테이지 출력 신호가 제1 천이되어 수평 주기와 상기 제1 천이 시간의 차만큼 지속되고, 상기 제2 스테이지 출력 신호가 제1 레벨을 유지하는 시간에 상기 제1 스테이지의 제1 스테이지 출력 신호가 제2 천이 되어 수평 주기와 상기 제2 천이 시간의 차만큼 지속되는,게이트 드라이버
|
2 |
2
제1 항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터는 N 타입이고,상기 제1 천이 시간은 상승 시간(rising time)이고,상기 제2 천이 시간은 하강 시간(falling time)이고,상기 제1 레벨은 하이 레벨(high level)이고,상기 제2 레벨은 로우 레벨(low level)인,게이트 드라이버
|
3 |
3
제1 항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터는 P 타입이고,상기 제1 천이 시간은 하강 시간이고,상기 제2 천이 시간은 상승 시간이고,상기 제1 레벨은 로우 레벨이고,상기 제2 레벨은 하이 레벨인,게이트 드라이버
|
4 |
4
제1 항에 있어서,상기 제1 트랜지스터의 채널 폭 대 길이 비율은 상기 제1 천이 시간과 상기 제2 천이 시간이 동일한 경우의 채널 폭 대 길이 비율보다 작은,게이트 드라이버
|
5 |
5
복수의 스테이지를 포함하는 게이트 드라이버의 구동 방법으로서,제1 스테이지의 제1 트랜지스터가 제1 제어 신호에 따라 제1 스테이지 출력 신호를 제1 천이 시간 동안 제1 레벨로 천이시키는 단계; 및상기 제1 스테이지의 제2 트랜지스터가 제2 제어 신호에 따라 상기 제1 스테이지 출력 신호를 제2 천이 시간 동안 제2 레벨로 천이시키는 단계를 포함하고,제1 천이는 제2 천이보다 먼저 발생하고,상기 제1 천이 시간은 상기 제2 천이 시간보다 길되,상기 제1 스테이지 출력 신호가 제1 레벨로 유지되는 시간에 상기 제1 스테이지의 다음 스테이지인 제2 스테이지의 제2 스테이지 출력 신호가 제1 천이되어 수평 주기와 상기 제1 천이 시간의 차만큼 지속되고, 상기 제2 스테이지 출력 신호가 제1 레벨을 유지하는 시간에 상기 제1 스테이지의 제1 스테이지 출력 신호가 제2 천이 되어 수평 주기와 상기 제2 천이 시간의 차만큼 지속되는,게이트 드라이버의 구동방법
|
6 |
6
제6 항에 있어서,상기 제1 스테이지의 다음 스테이지인 제2 스테이지의 제2 스테이지 출력 신호를 제1 천이시키는 단계를 더 포함하고,상기 제2 스테이지 출력 신호의 제1 천이 시간은 상기 제1 스테이지 출력 신호가 제1 레벨로 유지되는 시간과 적어도 일부 중첩되는,게이트 드라이버의 구동 방법
|
7 |
7
제1 항의 게이트 드라이버; 및데이터 라인에 제1 데이터 신호 및 제2 데이터 신호를 순차적으로 공급하는 데이터 드라이버를 포함하고,상기 제1 스테이지 출력 신호가 제1 레벨로 유지되는 시간과 상기 제2 스테이지 출력 신호의 제1 천이 시간이 적어도 일부 중첩되는 시간에는 상기 데이터 라인에 상기 제1 데이터 신호가 공급되고,상기 제1 스테이지 출력 신호의 제2 천이 시간이 종료되는 시점부터 상기 데이터 라인에 상기 제2 데이터 신호가 공급되기 시작하는,표시 장치
|