기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

정전기 방전 보호 장치

기술번호 : KST2019016754
담당센터 : 대전기술혁신센터
전화번호 : 042-610-2279

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	반도체 장치로 유입되는 ESD (Electrostatic Discharge) 전류를 방전시키기 위한 정전기 방전 보호 장치가 개시된다. 정전기 방전 보호 장치는, 기판 상에 형성되는 복수의 웰들과, 복수의 웰들에 형성되는 복수의 확산 영역들을 포함한다. 복수의 웰들과 복수의 확산 영역들의 다양한 조합들에 의해 복수의 트랜지스터들이 형성된다. 본 발명의 정전기 방전 보호 장치에 의하면, 양의 전류뿐만 아니라, 음의 전류도 방전시킬 수 있는 적어도 4개의 PNP 트랜지스터들과 적어도 1개의 NPN 트랜지스터들이 형성된다. 그러므로, 일반적인 정전기 방전 보호 장치에 비하여 낮은 레벨의 트리거 전압 및 높은 레벨의 홀딩 전압을 갖는 정전기 방전 보호 장치가 제공될 수 있다.
Int. CL	H01L 27/02 (2006.01.01) H01L 27/098 (2006.01.01) H01L 21/8234 (2006.01.01)
CPC	H01L 27/0248(2013.01) H01L 27/0248(2013.01) H01L 27/0248(2013.01)
출원번호/일자	1020180018114 (2018.02.14)
출원인	한국전자통신연구원, 단국대학교 산학협력단
등록번호/일자
공개번호/일자	10-2019-0098322 (2019.08.22) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	공개
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	N
심사청구항수	10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구
2	단국대학교 산학협력단	대한민국	경기도 용인시 수지구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	김상기		대전시 유성구
2	구용서		경기도 용인시 수지구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	특허법인 고려	대한민국	서울특별시 강남구 테헤란로 길 * *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
최종권리자 정보가 없습니다

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2018.02.14	수리 (Accepted)	1-1-2018-0160311-27
2	출원인정보변경(경정)신고서 Notification of change of applicant's information	2020.10.26	수리 (Accepted)	4-1-2020-5239146-54

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 기판 상에 서로 이격되어 형성되는 제 1 딥 N-웰 및 제 2 딥 N-웰;상기 제 1 딥 N-웰과 상기 제 2 딥 N-웰 상에 각각 형성되는 제 1 P-웰 및 제 2 P-웰;상기 제 1 P-웰에 접하고, 상기 제 1 딥 N-웰과 상기 기판 상에 형성되는 제 1 N-웰;상기 제 2 P-웰에 접하고, 상기 제 2 딥 N-웰과 상기 기판 상에 형성되는 제 2 N-웰;상기 제 1 N-웰과 상기 제 2 N-웰 사이의 상기 기판 상에 형성되는 제 3 P-웰;상기 제 1 P-웰과 상기 제 2 P-웰 상에 각각 형성되는 제 1 P+확산영역 및 제 2 P+확산영역;상기 제 1 P-웰에 인접하여 상기 제 1 N-웰 상에 형성되는 제 1 N+확산영역;상기 제 3 P-웰에 인접하여 상기 제 1 N-웰 상에 형성되는 제 3 P+확산영역;상기 제 2 P-웰에 인접하여 상기 제 2 N-웰 상에 형성되는 제 2 N+확산영역;상기 제 2 P-웰에 인접하여 상기 제 2 N-웰 상에 형성되는 제 4 P+확산영역;상기 제 1 N-웰과 상기 제 3 P-웰 사이에 형성되는 제 1 브릿지 P+확산영역; 그리고상기 제 2 N-웰과 상기 제 3 P-웰 사이에 형성되는 제 2 브릿지 P+확산영역을 포함하되,상기 제 1 P+확산영역, 상기 제 1 N+확산영역, 및 상기 제 3 P+확산영역은 제 1 단자에 연결되고,상기 제 2 P+확산영역, 상기 제 2 N+확산영역, 및 상기 제 4 P+확산영역은 제 2 단자에 연결되는 정전기 방전 보호 장치
2	2 제 1 항에 있어서,상기 제 1 P+확산영역, 상기 제 1 N-웰, 및 상기 제 3 P-웰에 의해 제 1 PNP 트랜지스터가 형성되고,상기 제 2 P+확산영역, 상기 제 2 N-웰, 및 상기 제 3 N-웰에 의해 제 2 PNP 트랜지스터가 형성되고,상기 제 3 P+확산영역, 상기 제 1 N-웰, 및 상기 제 1 브릿지 P+확산영역에 의해 제 3 PNP 트랜지스터가 형성되고 상기 제 4 P+확산영역, 상기 제 2 N-웰, 및 상기 제 2 브릿지 P+확산영역에 의해 제 4 PNP 트랜지스터가 형성되고, 그리고상기 제 1 N-웰, 상기 제 3 P-웰, 및 상기 제 2 N-웰에 의해 NPN 트랜지스터가 형성되는 정전기 방전 보호 장치
3	3 제 2 항에 있어서,상기 제 1 단자를 통해 입력되는 양의 정전기 방전 전류는, 상기 제 1 PNP 트랜지스터, 상기 제 3 PNP 트랜지스터, 상기 제 4 PNP 트랜지스터, 및 상기 NPN 트랜지스터 사이의 래치 동작에 기초하여, 상기 제 2 단자를 통해 방전되는 정전기 방전 보호 장치
4	4 제 3 항에 있어서,상기 NPN 트랜지스터는 상기 제 1 N-웰과 상기 제 1 브릿지 P+확산영역 사이의 애벌런치 항복에 의한 순방향 바이어스에 의해 턴-온 되고, 상기 턴-온 상기 NPN 트랜지스터에 의해 상기 제 1 PNP 트랜지스터, 상기 제 3 PNP 트랜지스터, 및 상기 제 4 PNP 트랜지스터가 턴-온 됨으로써 상기 래치 동작이 발생되는 정전기 방전 보호 장치
5	5 제 2 항에 있어서,상기 제 2 단자를 통해 입력되는 음의 정전기 방전 전류는, 상기 제 2 PNP 트랜지스터, 상기 제 3 PNP 트랜지스터, 상기 제 4 PNP 트랜지스터, 및 상기 NPN 트랜지스터 사이의 래치 동작에 기초하여, 상기 제 1 단자를 통해 방전되는 정전기 방전 보호 장치
6	6 제 5 항에 있어서, 상기 NPN 트랜지스터는 상기 제 2 N-웰과 상기 제 2 브릿지 P+확산영역 사이의 애벌런치 항복에 의한 순방향 바이어스에 의해 턴-온 되고,상기 턴-온 된 상기 NPN 트랜지스터에 의해 상기 제 2 PNP 트랜지스터, 상기 제 3 PNP 트랜지스터, 및 상기 제 4 PNP 트랜지스터가 턴-온 됨으로써 상기 래치 동작이 발생되는 정전기 방전 보호 장치
7	7 제 2 항에 있어서,상기 제 3 P+확산영역, 상기 제 1 브릿지 P+확산영역, 및 상기 제 3 P+확산영역과 상기 제 1 브릿지 P+확산영역 사이의 제 1 게이트 전극에 기초하여, 제 1 PMOS 트랜지스터가 형성되고,상기 제 2 브릿지 P+확산영역, 상기 제 4 P+확산영역, 및 상기 제 4 P+확산영역과 상기 제 2 브릿지 P+확산영역 사이의 제 2 게이트 전극에 기초하여, 제 2 PMOS 트랜지스터가 형성되는 정전기 방전 보호 장치
8	8 제 7 항에 있어서,상기 제 1 PNP 트랜지스터, 상기 제 2 PNP 트랜지스터, 상기 제 3 PNP 트랜지스터, 및 상기 제 4 PNP 트랜지스터 중 적어도 하나의 전류 이득은 상기 제 1 게이트 전극의 길이와 상기 상기 제 2 게이트 전극의 길이 중 적어도 하나에 따라 가변하는 정전기 방전 보호 장치
9	9 제 2 항에 있어서,상기 NPN 트랜지스터의 전류 이득은 상기 제 1 브릿지 P+확산영역의 길이 및 상기 제 2 브릿지 P+확산영역의 길이 중 적어도 하나에 따라 가변하는 정전기 방전 보호 장치
10	10 제 2 항에 있어서,상기 NPN 트랜지스터의 전류 이득은 상기 제 1 브릿지 P+확산영역과 상기 제 2 브릿지 P+확산영역 사이의 길이에 따라 가변하는 정전기 방전 보호 장치

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2018.02.14	수리 (Accepted)	1-1-2018-0160311-27
2	출원인정보변경(경정)신고서	2020.10.26	수리 (Accepted)	4-1-2020-5239146-54

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2015081144][한국전자통신연구원]	고성능 집적형 인덕터	새창보기
[KST2015092184][한국전자통신연구원]	정전기 방전 보호 회로	새창보기
[KST2015095466][한국전자통신연구원]	수직한 방향으로 형성되는 인덕터 및 상기 인덕터를포함하는 전자 소자	새창보기
[KST2015097876][한국전자통신연구원]	수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법	새창보기
[KST2020004503][한국전자통신연구원]	반도체 장치	새창보기
[KST2015092379][한국전자통신연구원]	정전기 방전 보호 회로	새창보기
[KST2016008434][한국전자통신연구원]	반도체 채널 저항의 등가 회로 구성 방법(METHODE FOR CONSTRUCTING EQUIVALENT CIRCUIT OF SEMICONDUCTOR CHANNEL RESISTOR)	새창보기
[KST2018007970][한국전자통신연구원]	정전기 방전 보호 소자 및 이를 포함하는 전자 디바이스	새창보기
[KST2019019792][한국전자통신연구원]	방사선원을 포함하는 스파이크 뉴럴 네트워크 회로	새창보기
[KST2020016409][한국전자통신연구원]	전계효과 트랜지스터	새창보기
[KST2015077507][한국전자통신연구원]	은을 이용한 인덕터 제조 방법	새창보기
[KST2015077826][한국전자통신연구원]	박막 인덕터 제작방법	새창보기
[KST2015078485][한국전자통신연구원]	원칩형 박막 인덕터 및 그 제조 방법	새창보기
[KST2015094330][한국전자통신연구원]	아날로그 반도체소자 제조방법	새창보기
[KST2017007646][한국전자통신연구원]	전력 반도체 모듈 및 그것의 안정화 방법(POWER SEMICONDUCTOR MODULE AND METHOD FOR STABLING THEREOF)	새창보기
[KST2017007802][한국전자통신연구원]	고신뢰성 전계효과 전력 소자 및 그의 제조 방법(High reliability field effect power device and manufacturing method of the High reliability field effect power device)	새창보기
[KST2017012675][한국전자통신연구원]	다중 채널을 갖는 트랜지스터(transistor having multichannel)	새창보기
[KST2015082924][한국전자통신연구원]	쇼트키 장벽 나노선 전계 효과 트랜지스터 및 그 제조방법	새창보기
[KST2015096518][한국전자통신연구원]	안티퓨즈 소자의 제조방법	새창보기
[KST2018003948][한국전자통신연구원]	ESD 보호 소자 및 이를 포함하는 전자 디바이스(ESD PROTECTION DIODE AND ELECTRONIC DEVICE INCLUDING THE SAME)	새창보기
[KST2019009501][한국전자통신연구원]	다이오드를 내장한 MOS 구조의 사이리스터 소자	새창보기
[KST2015096330][한국전자통신연구원]	다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소 자	새창보기
[KST2021001175][한국전자통신연구원]	반도체 소자 제조방법	새창보기
[KST2015093831][한국전자통신연구원]	실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법	새창보기
[KST2015097563][한국전자통신연구원]	집적형 인덕터 및 그 제조방법	새창보기
[KST2016016468][한국전자통신연구원]	반도체 소자(Semiconductor device)	새창보기
[KST2019006577][한국전자통신연구원]	반도체 소자	새창보기
[KST2015089744][한국전자통신연구원]	하부 인덕터를 포함하는 실리콘 인터포저	새창보기
[KST2018001362][한국전자통신연구원]	반도체 소자 및 그 제조 방법(A SEMICONDUCTOR DEVICE AND A METHOD FOR MANUFACTURING THE SAME)	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.