| 1 |
1
입력단자와 연결되는 제 1 트랜스미션 라인(transmission line);상기 제 1 트랜스미션 라인(transmission line)의 후단에 게이트가 연결되는 트랜지스터;상기 트랜지스터의 후단인 드레인 및 출력 단자에 연결되는 제 2 트랜스미션 라인(transmission line); 및상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되는 제 3 트랜스미션 라인(transmission line);을 포함하고,상기 제 1 트랜스미션 라인(transmission line), 상기 제 2 트랜스미션 라인(transmission line), 및 상기 제 3 트랜스미션 라인(transmission line)은, 설정된 제 1 주파수 및 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 2 |
2
제 1 항에 있어서,상기 제 1 트랜스미션 라인은상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 상기 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 3 |
3
제 2 항에 있어서, 상기 제 2 트랜스미션 라인(transmission line)은,상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 상기 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 4 |
4
제 3 항에 있어서,상기 제 3 트랜스미션 라인(transmission line)은,상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 5 리액턴스 값 및 상기 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 6 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 5 |
5
제 1 항에 있어서,상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 상기 제 1 주파수 및 상기 제 2 주파수에서 구동될 수 있는 상기 특성 임피던스(characteristic impedance) 값 및 길이(length) 는 아래의 수학식 1 및 수학식 2를 이용하여 연산되는, [수학식 1][수학식 2] 여기서, λL : 제 1 주파수의 파장값 λH : 제 2 주파수의 파장값 X : 제 1 주파수에서 트랜스미션 라인의 리액턴스 값 Y : 제 2 주파수에서 트랜스미션 라인의 리액턴스 값 Z0 : 특성 임피던스 값(characteristic impedance) l : 길이(length)듀얼 피크를 기반으로 한 광대역 증폭기
|
| 6 |
6
제 1 항에 있어서,상기 제 3 트랜스미션 라인(transmission line)의 길이는 범위 내에 존재하는,여기서, λL : 제 1 주파수의 파장값 λH : 제 2 주파수의 파장값 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 7 |
7
제 4 항에 있어서,상기 제 1 리액턴스 값, 상기 제 2 리액턴스 값, 상기 제 3 리액턴스 값, 상기 제 4 리액턴스 값, 상기 제 5 리액턴스 값 및, 상기 제 6 리액턴스 값은 아래의 [수학식 3] 내지 [수학식 11]을 이용하여 연산되는, [수학식 3][수학식 4][수학식 5][수학식 6][수학식 7][수학식 8][수학식 9][수학식 10][수학식 11] 여기서, : 트랜지스터 고유의 Y 파라미터 , , , : 광대역 증폭기의 Y 파라미터 행렬의 원소 : 제 1 트랜스미션 라인의 Y 파라미터 : 제 2 트랜스미션 라인의 Y 파라미터 : 제 3 트랜스미션 라인의 Y 파라미터 : 를 로 나눈 값을 갖는 변수 Gmax는 최대 구현 가능 이득(maximum achievable gain)인, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 8 |
8
제 1 항에 있어서,상기 트랜지스터는,상기 제 1 트랜스미션 라인과 연결되는 상기 게이트인 제 1 단자;상기 제 2 트랜스미션 라인과 연결되는 상기 드레인인 제 2 단자; 및그라운드와 연결되는 제 3 단자를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기
|
| 9 |
9
입력단자와 연결되는 제 1 트랜스미션 라인(transmission line);상기 제 1 트랜스미션 라인(transmission line)의 후단에 게이트가 연결되는 트랜지스터;상기 트랜지스터의 후단인 드레인 및 출력 단자에 연결되는 제 2 트랜스미션 라인(transmission line);상기 입력단자 및 상기 출력 단자 사이에 연결되고, 상기 제 1 트랜스미션 라인(transmission line), 상기 트랜지스터 및 상기 제 2 트랜스미션 라인(transmission line)과 병렬로 연결되는 제 3 트랜스미션 라인(transmission line); 및상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 제 1 주파수 및 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length)를 연산할 수 있는 연산부를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 10 |
10
제 9 항에 있어서,상기 제 1 트랜스미션 라인은설정된 상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 1 리액턴스 값 및 설정된 상기 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 2 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 11 |
11
제 10 항에 있어서, 상기 제 2 트랜스미션 라인(transmission line)은,설정된 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 3 리액턴스 값 및 설정된 제 2 주파수에 최대 구현 가능 이득을 얻을 수 있는 제 4 리액턴스 값을 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 12 |
12
제 11 항에 있어서,상기 제 3 트랜스미션 라인(transmission line)은,상기 제 1 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 5 리액턴스 값 및 상기 제 2 주파수에서 최대 구현 가능 이득을 얻을 수 있는 제 6 리액턴스 값을 가지며, 상기 제 1 주파수 및 상기 제 2 주파수에서 모두 최대 이득(gain)을 얻을 수 있는 특성 임피던스 값(characteristic impedance) 및 길이(length)를 가지는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 13 |
13
제 9 항에 있어서,상기 연산부는,상기 제 1 트랜스미션 라인, 상기 제 2 트랜스미션 라인 및 제 3 트랜스미션 라인의 상기 제 1 주파수 및 상기 제 2 주파수에서 구동될 수 있는 특성 임피던스(characteristic impedance) 값 및 길이(length)는 아래의 수학식 1 및 수학식 2를 이용하여 연산하는, [수학식 1][수학식 2] 여기서, λL : 제 1 주파수의 파장값 λH : 제 2 주파수의 파장값 X : 제 1 주파수에서 트랜스미션 라인의 리액턴스 값 Y : 제 2 주파수에서 트랜스미션 라인의 리액턴스 값 Z0 : 특성 임피던스 값(characteristic impedance) l : 길이(length)듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 14 |
14
제 9 항에 있어서,상기 제 3 트랜스미션 라인(transmission line)의 길이는 범위 내에 존재하는, 여기서, λL : 제 1 주파수의 파장값 λH : 제 2 주파수의 파장값듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 15 |
15
제 12 항에 있어서,상기 제 1 리액턴스 값, 상기 제 2 리액턴스 값, 상기 제 3 리액턴스 값, 상기 제 4 리액턴스 값, 상기 제 5 리액턴스 값 및, 상기 제 6 리액턴스 값은 아래의 [수학식 3] 내지 [수학식 11]을 이용하여 연산되는, [수학식 3][수학식 4][수학식 5][수학식 6][수학식 7][수학식 8][수학식 9][수학식 10][수학식 11] 여기서, : 트랜지스터 고유의 Y 파라미터 , , , : 광대역 증폭기의 Y 파라미터 행렬의 원소 : 제 1 트랜스미션 라인의 Y 파라미터 : 제 2 트랜스미션 라인의 Y 파라미터 : 제 3 트랜스미션 라인의 Y 파라미터 : 를 로 나눈 값을 갖는 변수 Gmax는 최대 구현 가능 이득(maximum achievable gain)인, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
| 16 |
16
제 9 항에 있어서,상기 트랜지스터는,상기 제 1 트랜스미션 라인과 연결되는 상기 게이트인 제 1 단자;상기 제 2 트랜스미션 라인과 연결되는 상기 드레인인 제 2 단자;및그라운드와 연결되는 제 3 단자를 포함하는, 듀얼 피크를 기반으로 한 광대역 증폭기에 포함된 트랜스미션 라인의 물리적 특성값을 연산하는 연산 장치
|
