| 1 |
1
증폭 이득이 가변되게 입력신호를 전류 조종 방식으로 증폭하여 출력하되, 그 증폭된 제1 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 양의 방향과 음의 방향 중 어느 한 가지 방향으로 점차 증가하는 특성을 나타내도록 상기 증폭을 수행하는 제1 가변 이득 증폭기; 그리고입력단이 상기 제1 가변 이득 증폭기의 출력단에 연결되어, 상기 제1 가변 이득 증폭기로부터 상기 증폭된 제1 출력신호를 입력받아 증폭 이득이 가변되게 전류 조종 방식으로 더 증폭하여 출력하되, 그 증폭된 제2 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 상기 제1 가변 이득 증폭기의 변화 방향과는 반대 방향으로 점차 증가하는 특성을 나타내도록 상기 증폭을 수행하는 제2 가변 이득 증폭기를 구비하고, 상기 제1 가변 이득 증폭기는 전류 조종을 통해 증폭 동작을 제어하기 위한 적어도 제1 및 제2 가변 이득 트랜지스터를 포함하고, 상기 제2 가변 이득 증폭기는 전류 조종을 통해 증폭 동작을 제어하기 위한 적어도 제3 및 제4 가변 이득 트랜지스터를 포함하며,상기 제1 및 제3 가변 이득 트랜지스터는 공통의 제1 제어 바이어스 전압을 제공받도록 구성되고, 상기 제2 및 제4 가변 이득 트랜지스터는 공통의 제2 제어 바이어스 전압을 제공받도록 구성되어, 상기 제1 제어 바이어스 전압과 상기 제2 제어 바이어스 전압 중 적어도 어느 하나를 변화시키면 상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기가 동시에 가변 이득을 만들어내도록 증폭 동작을 하며,상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기 상호간의 상반된 위상 변화가 상쇄되어 낮은 위상 변화량을 가지면서 광대역 주파수 범위에 걸쳐서 상기 입력신호에 대한 가변적인 증폭 이득을 제공하도록 구성된 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 2 |
2
제1항에 있어서, 상기 제2 가변 이득 증폭기는 이득 가변량이 커질수록 상대적 위상 변화량이 양의 방향으로 점차 증가하도록 축퇴인덕터를 이용하여 상기 제2 가변 이득 증폭기의 출력신호의 위상 변화량을 조절하기 위한 위상조절부를 포함하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 제1 제어 바이어스 전압과 상기 제2 제어 바이어스 전압 각각이 온에 대응되는 전압과 오프에 대응되는 전압 중 어느 한 가지 전압으로 설정되도록 함으로써, 상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기 각각에서 얻어지는 가변 이득이 아날로그적으로 변하는 것이 아니라 디지털적으로 변하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 5 |
5
제1항에 있어서, 상기 제1 가변 이득 증폭기는, 제1 및 제2 트랜지스터가 캐스코드 증폭기를 구성하도록 결합되며, 상기 제1 가변 이득 증폭기의 입력을 2단 증폭시켜(multi-stage amplifying) 출력하되, 전류 조종(current steering) 제어에 의해 가변적인 증폭 이득이 얻어지도록 구성된 제1 2단 가변 증폭부; 상기 제1 2단 가변 증폭부의 입력단에 위치하는 상기 제1 트랜지스터에 바이어스 전압과 상기 제1 가변 이득 증폭기의 임피던스 매칭된 입력신호를 함께 제공하는 제1 입력부; Vdd와 접지 사이에 연결되어 교류(AC) 성분이 제거된 바이어스 전압을 상기 제1 2단 가변 증폭부의 출력단에 위치하는 상기 제2 트랜지스터에 제공하는 제1 바이어스 전압 입력부; 상기 제1 트랜지스터와 상기 제2 트랜지스터의 접속지점에 연결되어 전류 조종(current steering)을 통해 상기 제1 2단 가변 증폭기부의 증폭 이득을 가변시키는 제1 전류 조종 가변 이득 증폭부; 및 Vdd와 상기 제1 2단 가변 증폭부의 출력단 사이에 연결되어, 상기 제1 2단 가변 증폭부에 의해 증폭된 출력신호를 직류성분 차단과 임피던스 매칭 및 이득 특성이 확보되도록 출력하는 제1 출력부를 포함하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 6 |
6
제5항에 있어서, 상기 제1 2단 가변 증폭부는, 공통-소스(CS) 증폭기로서 기능하는 제1 전계효과 트랜지스터; 공통-게이트(CG) 증폭기로서 기능하며 상기 제1 전계효과 트랜지스터와 캐스코드 증폭기를 구성하도록 결합되는 제2 전계효과 트랜지스터; 및 상기 제1 전계효과 트랜지스터의 출력단인 드레인과 상기 제2 전계효과 트랜지스터의 입력단인 소스 사이에 연결되어, 광대역 캐스코드 대역폭을 확보하도록 작용하는 제3 인덕터를 포함하고,상기 제1 입력부는, 상기 제1 가변 이득 증폭기의 입력단에 연결되어, 상기 제1 2단 가변 증폭부로 인가되는 입력신호에 포함된 직류성분(DC)을 차단하는 제1 캐패시터; 상기 제1 가변 이득 증폭기의 입력단과 접지 사이 및 상기 제1 캐패시터와 상기 제1 전계효과 트랜지스터의 게이트 사이에 각각 연결되어, 공액(conjugate) 입출력 임피던스 매칭을 제공하는 제1 및 제2 인덕터; 및 상기 제2 인덕터와 상기 제1 전계효과 트랜지스터의 게이트의 접속점과 접지 사이에 연결되어, 상기 제1 전계효과 트랜지스터에 게이트 바이어스 전압을 공급하는 제1 저항을 포함하며,상기 제1 바이어스 전압 입력부는, Vdd와 상기 제2 전계효과 트랜지스터의 공통 게이트 사이에 연결되어 게이트 바이어스 전압을 공급하는 제2 저항; 및 상기 제2 저항과 상기 제2 전계효과 트랜지스터의 공통 게이트의 접속점과 접지 사이에 연결되어, 상기 제2 전계효과 트랜지스터의 상기 게이트 바이어스 전압에 포함된 교류 성분을 접지로 단락(gate signal AC shorting)하기 위한 제2 캐패시터를 포함하고,상기 제1 전류조종 가변 이득 증폭부는, 제1 바이어스 제어 전압에 연결된 디지털 제어 바이어스 입력용 제3 저항; 제2 바이어스 제어 전압에 연결된 디지털 제어 바이어스 입력용 제4 저항; 소스가 상기 제2 전계효과 트랜지스터의 소스에 연결되고, 게이트가 상기 제3 저항에 연결되는 제3 전계효과 트랜지스터; 및 소스가 상기 제2 전계효과 트랜지스터의 소스에 연결되고, 게이트가 상기 제4 저항에 연결되는 제4 전계효과 트랜지스터를 포함하며, 그리고상기 제1 출력부는, Vdd와 상기 제1 2단 가변 증폭부의 출력단인 상기 제2 전계효과 트랜지스터의 드래인 사이에 직렬로 연결되어 임피던스 매칭과 이득 특성을 확보해주는 제4 및 제5 인덕터; 및 상기 제4 인덕터와 상기 제5 인덕터의 접속점과 상기 제1 가변 이득 증폭기의 출력단 사이에 연결되어 직류성분을 차단하는 제3 캐패시터를 포함하는 것을 특징으로 하는 것을 광대역 가변 이득 증폭 장치
|
| 7 |
7
제1항에 있어서, 상기 제2 가변 이득 증폭기는, 제3 및 제4 트랜지스터가 캐스코드 증폭기를 구성하도록 결합되며, 상기 제1 가변 이득 증폭기의 출력신호를 입력받아 2단 증폭시켜 출력하되, 전류 조종(current steering) 제어에 의해 가변적인 증폭 이득이 얻어지도록 구성된 제2 2단 가변 증폭부; 상기 제2 2단 가변 증폭부의 입력단에 위치하는 상기 제3 트랜지스터에 바이어스 전압과 상기 제2 가변 이득 증폭기의 임피던스 매칭된 입력신호를 함께 제공하는 제2 입력부; Vdd와 접지 사이에 연결되어 교류(AC) 성분이 제거된 바이어스 전압을 상기 제2 2단 가변 증폭부의 출력단에 위치하는 상기 제4 트랜지스터에 제공하는 제2 바이어스 전압 입력부; 상기 제3 트랜지스터와 상기 제4 트랜지스터의 접속지점에 연결되어 전류 조종(current steering)을 통해 상기 제2 2단 가변 증폭기부의 증폭 이득을 가변시키는 제2 전류 조종 가변 이득 증폭부; Vdd와 상기 제2 2단 가변 증폭부의 출력단 사이에 연결되어, 상기 제2 2단 가변 증폭부에 의해 증폭된 출력신호를 직류성분 차단과 임피던스 매칭 및 이득 특성이 확보되도록 출력하는 제2 출력부; 그리고 축퇴인덕터를 이용하여, 상기 제2 2단 가변 증폭부의 이득 가변량이 커질수록 상대적인 위상 변화량이 양의 방향으로 점차 증가하도록 상기 제2 가변 이득 증폭기의 출력신호의 위상 변화량을 조절하는 위상조절부를 포함하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 8 |
8
제7항에 있어서, 상기 제2 2단 가변 증폭부는, 공통-소스(CS) 증폭기로서 기능하는 제5 전계효과 트랜지스터; 및 공통-게이트(CG) 증폭기로서 기능하며 상기 제5 전계효과 트랜지스터와 캐스코드 증폭기를 구성하도록 결합되는 제6 전계효과 트랜지스터를 포함하고,상기 제2 입력부는, 상기 제2 가변 이득 증폭기의 입력단에 연결되어, 상기 제2 2단 가변 증폭부로 인가되는 입력신호에 포함된 직류성분(DC)을 차단하는 제4 캐패시터; 상기 제1 가변 이득 증폭기의 출력단과 접지 사이 및 상기 제4 캐패시터와 상기 제5 전계효과 트랜지스터의 게이트 사이에 각각 연결되어, 공액(conjugate) 입출력 임피던스 매칭을 제공하는 제6 및 제7 인덕터; 및 상기 제7 인덕터와 상기 제5 전계효과 트랜지스터의 게이트의 접속점과 접지 사이에 연결되어, 상기 제5 전계효과 트랜지스터에 게이트 바이어스 전압을 공급하는 제5 저항을 포함하며,상기 제2 바이어스 전압 입력부는, Vdd와 상기 제6 전계효과 트랜지스터의 공통 게이트 사이에 연결되어 게이트 바이어스 전압을 공급하는 제6 저항; 및 상기 제6 저항과 상기 제6 전계효과 트랜지스터의 공통 게이트의 접속점과 접지 사이에 연결되어, 상기 제6 전계효과 트랜지스터의 상기 게이트 바이어스 전압에 포함된 교류 성분을 접지로 단락(gate signal AC shorting)하기 위한 제5 캐패시터를 포함하고,상기 제2 전류조종 가변 이득 증폭부는, 제1 바이어스 제어 전압에 연결된 디지털 제어 바이어스 입력용 제7 저항; 제2 바이어스 제어 전압에 연결된 디지털 제어 바이어스 입력용 제8 저항; 소스가 상기 제6 전계효과 트랜지스터의 소스에 연결되고, 게이트가 상기 제7 저항에 연결되는 제7 전계효과 트랜지스터; 및 소스가 상기 제5 전계효과 트랜지스터의 소스에 연결되고, 게이트가 상기 제8 저항에 연결되는 제8 전계효과 트랜지스터를 포함하며, 상기 제2 출력부는, Vdd와 상기 제2 2단 가변 증폭부의 출력단인 상기 제6전계효과 트랜지스터의 드레인 사이에 직렬로 연결되어 임피던스 매칭과 이득 특성을 확보해주는 제9 및 제10 인덕터; 및 상기 제9 인덕터와 상기 제10 인덕터의 접속점과 상기 제2 가변 이득 증폭기의 출력단 사이에 연결되어 직류성분을 차단하는 제6 캐패시터를 포함하고, 그리고상기 위상 조절부는 상기 제2 가변 이득 증폭기의 출력신호의 위상 변화량을 조절하는 축퇴 인덕터; 및 상기 축퇴 인덕터로 인해 생기는 직류 단락을 막기 위한 직류 차단용(DC blocking) 제7 캐패시터를 포함하는 것을 특징으로 하는 것을 광대역 가변 이득 증폭 장치
|
| 9 |
9
제1항에 있어서, 상기 제1 가변 이득 증폭기의 앞단에 부가되어, 상기 제1 가변 이득 증폭기의 입력을 선제적으로 증폭하여 부족한 이득을 보강해주고, 상기 가변 이득 증폭기 장치의 입력과 출력 간의 임피던스 매칭이 확보되도록 해주는 입력단 임피던스 매칭 증폭기를 더 포함하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 10 |
10
제1항에 있어서, 상기 제2 가변 이득 증폭기의 뒷단에 부가되어 상기 제2 가변 이득 증폭기로부터 얻어지는 2단 증폭된 출력을 다시 증폭하여 부족한 이득을 보강해주고, 상기 가변 이득 증폭기 장치의 입력과 출력 간의 임피던스 매칭이 확보되도록 해주고 출력 전압의 선형성을 강화하는 출력단 임피던스 매칭 증폭기를 더 포함하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 11 |
11
제1항에 있어서, 상기 제1 가변 이득 증폭기는 상기 제1 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 음의 방향으로 점차 증가하는 특성을 나타내도록 증폭을 수행하고, 상기 제2 가변 이득 증폭기는 제2 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 양의 방향으로 점차 증가하는 특성을 나타내도록 증폭을 수행하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 12 |
12
증폭 이득이 가변되게 입력신호를 전류 조종 방식으로 증폭하여 출력하되, 그 증폭된 제1 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 양의 방향과 음의 방향 중 어느 한 가지 방향으로 점차 증가하는 특성을 나타내도록 상기 증폭을 수행하는 제1 가변 이득 증폭기;입력단이 상기 제1 가변 이득 증폭기의 출력단에 연결되어, 상기 제1 가변 이득 증폭기로부터 상기 증폭된 제1 출력신호를 입력받아 증폭 이득이 가변되게 전류 조종 방식으로 더 증폭하여 출력하되, 그 증폭된 제2 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 상기 제1 가변 이득 증폭기의 변화 방향과는 반대 방향으로 점차 증가하도록 축퇴인덕터를 이용하여 위상 변화량을 조절하면서 상기 증폭을 수행하는 제2 가변 이득 증폭기;상기 제1 가변 이득 증폭기의 앞단에 부가되어, 상기 제1 가변 이득 증폭기의 입력을 선제적으로 증폭하여 부족한 이득을 보강해주고, 상기 가변 이득 증폭기 장치의 입력과 출력 간의 임피던스 매칭이 확보되도록 해주는 입력단 임피던스 매칭 증폭기; 그리고상기 제2 가변 이득 증폭기의 뒷단에 부가되어 상기 제2 가변 이득 증폭기로부터 얻어지는 2단 증폭된 출력을 다시 증폭하여 부족한 이득을 보강해주고, 상기 가변 이득 증폭기 장치의 입력과 출력 간의 임피던스 매칭이 확보되도록 해주고 출력 전압의 선형성을 강화하는 출력단 임피던스 매칭 증폭기를 구비하고, 상기 제1 가변 이득 증폭기는 전류 조종을 통해 증폭 동작을 제어하기 위한 적어도 제1 및 제2 가변 이득 트랜지스터를 포함하고, 상기 제2 가변 이득 증폭기는 전류 조종을 통해 증폭 동작을 제어하기 위한 적어도 제3 및 제4 가변 이득 트랜지스터를 포함하며,상기 제1 및 제3 가변 이득 트랜지스터는 공통의 제1 제어 바이어스 전압을 제공받도록 구성되고, 상기 제2 및 제4 가변 이득 트랜지스터는 공통의 제2 제어 바이어스 전압을 제공받도록 구성되어, 상기 제1 제어 바이어스 전압과 상기 제2 제어 바이어스 전압 중 적어도 어느 하나를 변화시키면 상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기가 동시에 가변 이득을 만들어내도록 증폭 동작을 하며,상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기 상호간의 상반된 위상 변화가 상쇄되어 낮은 위상 변화량을 가지면서 광대역 주파수 범위에 걸쳐서 상기 입력신호에 대한 가변적인 증폭 이득을 제공하도록 구성된 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 13 |
13
삭제
|
| 14 |
14
제12항에 있어서, 상기 제1 제어 바이어스 전압과 상기 제2 제어 바이어스 전압 각각이 온에 대응되는 전압과 오프에 대응되는 전압 중 어느 한 가지 전압으로 설정되도록 함으로써, 상기 제1 가변 이득 증폭기와 상기 제2 가변 이득 증폭기 각각에서 얻어지는 가변 이득이 아날로그적으로 변하는 것이 아니라 디지털적으로 변하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
| 15 |
15
제12항에 있어서, 상기 제1 가변 이득 증폭기는 상기 제1 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 음의 방향으로 점차 증가하는 특성을 나타내도록 증폭을 수행하고, 상기 제2 가변 이득 증폭기는 제2 출력신호의 이득 가변량이 커질수록 상대적 위상 변화량이 양의 방향으로 점차 증가하는 특성을 나타내도록 증폭을 수행하는 것을 특징으로 하는 광대역 가변 이득 증폭 장치
|
