| 1 |
1
아날로그 디지털 변환기(ADC, analog to digital converter)에 있어서,디지털 아날로그 변환 소자(DAC, digital to analog converter); 입력 신호들을 수신하는 입력 터미널 및 상기 디지털 아날로그 변환 소자를 연결할 지 여부를 제어하는 제1 스위치부;비교기;상기 디지털 아날로그 변환 소자 및 비교기 간의 연결을 제어하는 제2 스위치부; 및상기 제1 스위치부, 상기 제2 스위치부, 상기 디지털 아날로그 변환 소자, 및 상기 비교기를 제어하는 제어기(controller);를 포함하는 아날로그 디지털 변환기
|
| 2 |
2
제1항에 있어서
|
| 3 |
3
제2항에 있어서,상기 제1 스위치부는,상기 입력 신호들을 샘플링(sampling)하는 동안 상기 디지털 아날로그 변환 소자 및 상기 입력 터미널을 연결하고,샘플링이 종료된 경우 상기 디지털 아날로그 변환 소자 및 상기 입력 터미널 간의 연결을 해제하는,아날로그 디지털 변환기
|
| 4 |
4
제2항에 있어서,제1 커패시터 그룹은,상기 디지털 제어 신호들에 응답하여 각 비트에 대응하는 커패시터에 걸리는 전압을 제어하는 제1 커패시터 제어 스위치부를 포함하고,제2 커패시터 그룹은,상기 디지털 제어 신호들에 응답하여, 각 비트에 대응하는 커패시터에 걸리는 전압을 제어하는 제2 커패시터 제어 스위치부를 포함하는 아날로그 디지털 변환기
|
| 5 |
5
제2항에 있어서
|
| 6 |
6
제5항에 있어서,상기 제1 스위치부는,제2 연결 구성 상태 동안 상기 제1 입력 터미널 및 상기 제1 공통 노드 간의 단선을 유지하고, 상기 제2 입력 터미널 및 상기 제2 공통 노드 간의 단선을 유지하며,상기 제2 스위치부는,상기 제2 연결 구성 상태 동안 상기 제1 공통 노드 및 상기 포지티브 입력단 간의 단선을 유지하고, 상기 제2 공통 노드 및 상기 네거티브 입력단 간의 단선을 유지하는,아날로그 디지털 변환기
|
| 7 |
7
제6항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 연결 구성 상태 및 상기 제2 연결 구성 상태를 교대로 전환하는,아날로그 디지털 변환기
|
| 8 |
8
제1항에 있어서,상기 디지털 아날로그 변환 소자는,제2 비트 범위(bit range) 및 제1 비트 범위에 대응하는 복수의 커패시터 셀들을 포함하고,상기 제1 비트 범위 중 상기 제어기로부터 전달되는 디지털 제어 신호에 대응하는 커패시터 셀의 일단에 공급되는 전압을 조정하는,아날로그 디지털 변환기
|
| 9 |
9
제8항에 있어서,상기 제1 비트 범위는,최하위 비트 내지 m번째 비트를 포함하는 하위 비트 범위이고,상기 제2 비트 범위는,m+1번째 비트 내지 최상위 비트를 포함하는 상위 비트 범위이며,상기 m은 최하위 비트 내지 최상위 비트 사이의 정수 값인,아날로그 디지털 변환기
|
| 10 |
10
제9항에 있어서,상기 제어기는,상기 하위 비트 범위 내에서 최상위 비트로부터 최하위 비트까지 순차적으로, 각 비트에 대응하는 커패시터 셀의 일단에 공급되는 전압의 변경을 지시하는 디지털 제어 신호를 생성하는,아날로그 디지털 변환기
|
| 11 |
11
제9항에 있어서,상기 디지털 아날로그 변환 소자는,상기 상위 비트 범위에 대응하는 커패시터 셀의 이전 ADC 변환 사이클에서의 연결을 유지하면서 현재 ADC 변환 사이클에 대한 상기 입력 신호를 샘플링하는,아날로그 디지털 변환기
|
| 12 |
12
제11항에 있어서,상기 디지털 아날로그 변환 소자는,상기 하위 비트 범위에 대응하는 커패시터 셀을 초기화(initialize)한 후, 상기 입력 신호를 샘플링하는,아날로그 디지털 변환기
|
| 13 |
13
제12항에 있어서,상기 디지털 아날로그 변환 소자는,상기 하위 비트 범위에 대응하는 커패시터 셀의 커패시터 페어 중 한 커패시터의 일단에 제1 전원을 연결하고 나머지 커패시터의 일단에 제2 전원을 연결함으로써 상기 하위 비트 범위에 대응하는 커패시터 셀을 초기화하는,아날로그 디지털 변환기
|
| 14 |
14
제9항에 있어서,상기 디지털 아날로그 변환 소자는,제2 연결 구성 상태 동안 상기 하위 비트 범위에 대응하는 커패시터 셀이 초기화되고 상기 입력 터미널과 상기 디지털 아날로그 변환 소자가 분리된 후, 상기 상위 비트 범위에 대응하는 커패시터 셀에 할당되는 제어신호를 초기에 설정된 값으로 설정하는,아날로그 디지털 변환기
|
| 15 |
15
제8항에 있어서,상기 제어기는,상기 복수의 커패시터 셀들에 대한 전압 조정이 완료되는 경우에 응답하여 상기 복수의 커패시터 셀들의 연결 상태에 대응하는 디지털 출력을 생성하는,아날로그 디지털 변환기
|
| 16 |
16
제1항에 있어서,상기 비교기는,상기 디지털 아날로그 변환 소자로부터 수신되는 제1 변환 전압 및 제2 변환 전압을 비교한 결과에 기초하여, 비교 신호를 생성하는,아날로그 디지털 변환기
|
| 17 |
17
제16항에 있어서,상기 비교기는,현재 ADC 변환 사이클 동안 하위 비트 범위 내의 상위 비트로부터 하위 비트의 순서로 매 비트 마다 상기 비교 신호를 생성하고,상기 제어기는,상기 비교 신호에 기초하여 각 비트에 대응하는 커패시터 셀에 공급되는 전압의 변경 여부를 지시하는 디지털 제어 신호를 생성하는,아날로그 디지털 변환기
|
| 18 |
18
제17항에 있어서,상기 제어기는,상기 입력 신호에 대응하는 값이 하위 비트 범위를 초과하는 경우에 응답하여, 상위 비트 범위의 최상위비트(MSB, most significant bit)로부터 하위 비트 범위의 최하위비트(LSB, least significant bit)까지 상기 디지털 아날로그 변환 소자의 커패시터 셀을 조정하는 제어 신호를 순차적으로 생성하는,아날로그 디지털 변환기
|
| 19 |
19
제18항에 있어서,상기 제어기는,상기 디지털 아날로그 변환 소자에서 상기 하위 비트 범위에 대응하는 커패시터 셀들이 최소 값(minimum value) 또는 최대 값(maximum value)을 지시하는 경우에 응답하여, 상기 입력 신호에 대응하는 값이 상기 하위 비트 범위를 초과한 것으로 결정하는,아날로그 디지털 변환기
|
| 20 |
20
아날로그 디지털 변환 방법에 있어서,입력 터미널을 통해 입력 신호들을 수신하는 단계;제1 스위치부가 상기 입력 터미널 및 디지털 아날로그 변환 소자를 연결할 지 여부를 제어하는 단계;제2 스위치부가 상기 디지털 아날로그 변환 소자 및 비교기 간의 연결을 제어하는 단계; 및상기 제1 스위치부, 상기 제2 스위치부, 상기 디지털 아날로그 변환 소자, 및 상기 비교기를 제어하는 단계를 포함하는 아날로그 디지털 변환 방법
|
