| 1 |
1
스타트 신호를 제공받아 출력 노드로 게이트 구동 신호를 제공하는 게이트 구동 회로에 있어서, 상기 게이트 구동 회로는,제1 클록 신호에 따라 주기적으로 프리차지되고, 상기 스타트 신호가 인가되면 제2 클록 신호와 제3 클록 신호에 따라 연속적으로 부트스트랩되는 부트스트랩 노드;상기 부트스트랩 노드에 의해 제어되고 상기 제2 클록 신호와 상기 제3 클록 신호에 따라 출력 노드로 상기 게이트 구동 신호를 출력하는 풀 업-다운 유닛; 및상기 풀 업-다운 유닛의 일단에 의해 제어되고 상기 출력 노드의 전압을 기준 전위로 방전하는 풀-다운 트랜지스터를 포함하되,상기 풀 업-다운 유닛은, 상기 스타트 신호가 인가되었는지 여부에 따라 상기 게이트 구동 신호를 출력하기 위해 상기 부트스트랩 노드를 부트스트랩하는 풀-업 기능을 수행하거나, 또는, 상기 출력 노드의 전압을 상기 기준 전위로 방전하는 풀-다운 기능을 수행하는, 게이트 구동 회로
|
| 2 |
2
제1항에 있어서, 상기 풀 업-다운 유닛은, 상기 스타트 신호가 인가되면 상기 풀-업 기능을 수행하고, 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서는 상기 게이트 구동 신호의 출력을 방지하기 위해 상기 풀-다운 기능을 수행하는, 게이트 구동 회로
|
| 3 |
3
제1항에 있어서, 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 게이트 구동 신호가 출력되는 것을 방지하기 위해 상기 풀-다운 트랜지스터와 상기 풀 업-다운 유닛이 교대로 상기 출력 노드의 전압을 상기 기준 전위로 방전하는, 게이트 구동 회로
|
| 4 |
4
제1항에 있어서, 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 풀 업-다운 유닛은 상기 제1 클록 신호가 하이(high) 상태인 때 상기 출력 노드를 상기 기준 전위로 방전하고, 상기 풀-다운 트랜지스터는 상기 제2 클록 신호 또는 상기 제3 클록 신호가 하이 상태인 때 상기 출력 노드를 상기 기준 전위로 방전하는, 게이트 구동회로
|
| 5 |
5
제1항에 있어서, 상기 풀 업-다운 유닛은, 제1 트랜지스터 및 제2 트랜지스터를 포함하되,상기 제1 트랜지스터는 상기 부트스트랩 노드에 의해 제어되고, 드레인이 상기 제2 클록 신호에 연결되고 소스가 상기 풀-다운 트랜지스터의 게이트에 연결되며,상기 제2 트랜지스터는 상기 부트스트랩 노드에 의해 제어되고, 드레인이 상기 출력 노드에 연결되고 소스가 상기 기준 전위에 연결되는, 게이트 구동 회로
|
| 6 |
6
제1항에 있어서, 부트스트랩 노드는 상기 스타트 신호가 인가되면 상기 제2 클록 신호에 따라 제1 부트스트랩된 후 상기 제3 클록 신호에 따라 제2 부트스트랩되며,상기 제2 부트스트랩된 상기 부트스트랩 노드에 의해 상기 풀 업-다운 유닛에 포함된 제2 트랜지스터가 턴-온 됨으로써 상기 게이트 구동 신호가 상기 출력 노드로 출력되는, 게이트 구동 회로
|
| 7 |
7
제1항에 있어서, 상기 풀 업-다운 유닛은 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 제1 클록 신호, 상기 제2 클록 신호 및 상기 제3 클록 신호에 따라 상기 풀-업과 상기 풀-다운 기능을 교대로 수행하는, 게이트 구동 회로
|
| 8 |
8
복수의 픽셀들을 포함하는 디스플레이 패널;상기 픽셀들에 계조 신호를 제공하는 소스 드라이버; 및스타트 신호를 제공받아 출력 노드로 게이트 구동 신호를 제공하는 게이트 드라이버를 포함하는 디스플레이 장치에 있어서,상기 게이트 드라이버는,제1 클록 신호에 따라 주기적으로 프리차지되고, 상기 스타트 신호가 인가되면 제2 클록 신호와 제3 클록 신호에 따라 연속적으로 부트스트랩되는 부트스트랩 노드;상기 부트스트랩 노드에 의해 제어되고 상기 제2 클록 신호와 상기 제3 클록 신호에 따라 출력 노드로 상기 게이트 구동 신호를 출력하는 풀 업-다운 유닛; 및상기 풀 업-다운 유닛의 일단에 의해 제어되고 상기 출력 노드의 전압을 기준 전위로 방전하는 풀-다운 트랜지스터를 포함하되,상기 풀 업-다운 유닛은, 상기 스타트 신호가 인가되었는지 여부에 따라 상기 게이트 구동 신호를 출력하기 위해 상기 부트스트랩 노드를 부트스트랩하는 풀-업 기능을 수행하거나, 또는, 상기 출력 노드의 전압을 상기 기준 전위로 방전하는 풀-다운 기능을 수행하는, 디스플레이 장치
|
| 9 |
9
제8항에 있어서, 상기 풀 업-다운 유닛은, 상기 스타트 신호가 인가되면 상기 풀-업 기능을 수행하고, 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서는 상기 게이트 구동 신호의 출력을 방지하기 위해 상기 풀-다운 기능을 수행하는, 디스플레이 장치
|
| 10 |
10
제8항에 있어서, 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 게이트 구동 신호가 출력되는 것을 방지하기 위해 상기 풀-다운 트랜지스터와 상기 풀 업-다운 유닛이 교대로 상기 출력 노드의 전압을 상기 기준 전위로 방전하는, 디스플레이 장치
|
| 11 |
11
제8항에 있어서, 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 풀 업-다운 유닛은 상기 제1 클록 신호가 하이(high) 상태인 때 상기 출력 노드를 상기 기준 전위로 방전하고, 상기 풀-다운 트랜지스터는 상기 제2 클록 신호 또는 상기 제3 클록 신호가 하이 상태인 때 상기 출력 노드를 상기 기준 전위로 방전하는, 디스플레이 장치
|
| 12 |
12
제8항에 있어서, 부트스트랩 노드는 상기 스타트 신호가 인가되면 상기 제2 클록 신호에 따라 제1 부트스트랩된 후 상기 제3 클록 신호에 따라 제2 부트스트랩되며,상기 제2 부트스트랩된 상기 부트스트랩 노드에 의해 상기 풀 업-다운 유닛에 포함된 제2 트랜지스터가 턴-온 됨으로써 상기 게이트 구동 신호가 상기 출력 노드로 출력되는, 디스플레이 장치
|
| 13 |
13
삭제
|
| 14 |
14
제8항에 있어서, 상기 풀 업-다운 유닛은 상기 스타트 신호가 인가되어 상기 게이트 구동 신호가 출력되는 구간 이외의 구간에서, 상기 제1 클록 신호, 상기 제2 클록 신호 및 상기 제3 클록 신호에 따라 상기 풀-업과 상기 풀-다운 기능을 교대로 수행하는, 디스플레이 장치
|
