| 1 |
1
변조기 입력 신호 및 양자화 신호 중 피드백된 MSBs(Most Significant Bits) 신호의 차이를 적분하는 루프 필터(loop filter);상기 루프 필터의 출력 신호와 상기 양자화 신호 중 피드백된 LSBs(Least Significant Bits) 신호를 전단에 더하고, 양자화 잡음 신호를 포함하는 상기 양자화 신호를 출력하는 잡음 성형 양자화기(noise shaping quantizer); 및피드백된 상기 양자화 잡음 신호를 상기 잡음 성형 양자화기의 전단에 더하는 노이즈-커플링 회로(noise-coupling circuit)를 포함하는,델타-시그마 변조기
|
| 2 |
2
제1 항에 있어서,상기 LSBs 신호를 입력 신호로 하는 NTF(Noise Transfer Function) 회로를 더 포함하고,상기 NTF 회로의 출력 신호와 상기 MSBs 신호를 합산하여 변조기 출력 신호를 출력하는,델타-시그마 변조기
|
| 3 |
3
삭제
|
| 4 |
4
제2 항에 있어서,피드백된 상기 LSBs 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고,피드백된 상기 양자화 잡음 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고, 상기 NTF 회로는 (1-z-1)NTF(z)의 특성식을 갖는,델타-시그마 변조기
|
| 5 |
5
제4 항에 있어서, 상기 잡음 성형 양자화기 및 상기 노이즈-커플링 회로는 축차 비교형 양자화기 및 아날로그 버퍼의 조합으로 구성된,델타-시그마 변조기
|
| 6 |
6
제5 항에 있어서,상기 축차 비교형 양자화기는 상기 양자화 잡음 신호를 저장하는 커패시터 디지털 아날로그 변환기를 포함하는,델타-시그마 변조기
|
| 7 |
7
제6 항에 있어서,상기 아날로그 버퍼는 상기 커패시터 디지털 아날로그 변환기와 상기 루프 필터 사이에 위치하는,델타-시그마 변조기
|
| 8 |
8
제7 항에 있어서,피드백된 상기 MSBs 신호의 경로에 위치하는 DEM(Dynamic Element Matching) 회로 및 디지털-아날로그 변환기를 더 포함하는델타-시그마 변조기
|
| 9 |
9
제2 항에 있어서,상기 변조기 입력 신호와 피드백된 상기 MSBs 신호의 차를 합산하여 상기 루프 필터로 출력하는 제1 가산기;피드백된 상기 LSBs 신호, 상기 루프 필터의 출력 신호, 및 상기 양자화 잡음 신호를 합산하는 제2 가산기;상기 제2 가산기의 출력 신호에 대한 상기 잡음 성형 양자화기에서의 아날로그-디지털 변환 전후 신호의 차를 합산하여 상기 제2 가산기로 반환하는 제3 가산기;상기 잡음 성형 양자화기의 출력 신호와 상기 LSBs 신호의 차를 합산하는 제4 가산기; 및상기 NTF 회로의 출력 신호와 상기 제4 가산기의 출력 신호인 상기 MSBs 신호를 더하여 상기 변조기 출력 신호를 출력하는 제5 가산기를 더 포함하는델타-시그마 변조기
|
| 10 |
10
제9 항에 있어서,피드백되는 상기 MSBs 신호의 경로에 위치하는 제1 디지털-아날로그 변환기;피드백되는 상기 잡음 성형 양자화기의 출력 신호의 경로에 위치하는 제2 디지털-아날로그 변환기; 및피드백되는 상기 LSBs 신호의 경로에 위치하는 제3 디지털-아날로그 변환기를 더 포함하는델타-시그마 변조기
|
| 11 |
11
제10 항에 있어서,피드백되는 상기 LSBs 신호의 경로에 위치하는 제1 지연 소자; 및피드백되는 상기 양자화 잡음 신호의 경로에 위치하는 제2 지연 소자를 더 포함하는델타-시그마 변조기
|
