맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

낮은 전력소모를 갖는 델타 시그마 모듈레이터 및 이를포함하는 심박 조율 장치

  • 기술번호 : KST2015134006
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 낮은 전력소모를 갖는 델타 시그마 모듈레이터 및 이를 포함하는 심박 조율 장치가 개시된다.본 발명은 서로 다른 듀티비의 클럭 신호 중 어느 하나의 클럭 신호를 출력하는 디지털 블럭, 전원 전압에 연결되어 소정의 전류량을 공급하는 전류원, 상기 전류원에 연결되어 제1출력단에 상기 전류량을 공급하는 제1 전류 미러, 상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 클럭 신호가 로우값인 경우에 온 되는 바이어스 조절용 트랜지스터, 상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 전류원의 전류량과 상기 바이어스 조절용 트랜지스터에 흐르는 전류량의 차에 해당하는 전류를 제2출력단에 공급하는 제2 전류 미러 및 상기 제2출력단의 전류를 바이어스 전류로 적용하여 상기 클럭 신호에 따라 샘플 모드 또는 인티그레이션 모드 중 어느 하나의 동작을 수행하는 스위치드 커패시터 회로를 포함한다.본 발명에 의하면, 델타 시그마 모듈레이터의 소모 전력을 최소화하고, 비선형 특성을 최소화하여 정확한 동작을 보장하고, 스위치 특성과 무관하게 모듈레이터를 동작시킬 수 있으며, 안착시간이 길어지는 것을 방지하여 모듈레이터의 성능 저하를 억제할 수 있
Int. CL H03M 3/00 (2006.01) A61N 1/37 (2006.01)
CPC A61N 1/37(2013.01) A61N 1/37(2013.01) A61N 1/37(2013.01) A61N 1/37(2013.01)
출원번호/일자 1020060095853 (2006.09.29)
출원인 고려대학교 산학협력단
등록번호/일자 10-0791634-0000 (2007.12.27)
공개번호/일자
공고번호/일자 (20080104) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.09.29)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김채령 대한민국 전북 전주시 완산구
2 김수원 대한민국 서울 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.09.29 수리 (Accepted) 1-1-2006-0715907-76
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.03.09 수리 (Accepted) 9-1-9999-9999999-89
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2007.03.22 수리 (Accepted) 4-1-2007-5043540-16
4 선행기술조사보고서
Report of Prior Art Search		 2007.04.12 수리 (Accepted) 9-1-2007-0022085-73
5 의견제출통지서
Notification of reason for refusal		 2007.06.28 발송처리완료 (Completion of Transmission) 9-5-2007-0361395-11
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.08.28 수리 (Accepted) 1-1-2007-0627727-02
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.08.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0627726-56
8 등록결정서
Decision to grant		 2007.11.30 발송처리완료 (Completion of Transmission) 9-5-2007-0648655-96
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
서로 다른 듀티비의 클럭 신호 중 어느 하나의 클럭 신호를 생성하여 바이어스 조절용 트랜지스터 및 스위치드 커패시터 회로에 상기 생성된 클럭 신호를 인가하는 디지털 블럭;전원 전압에 연결되어 소정의 전류량을 공급하는 전류원;상기 전류원에 연결되어 제1출력단에 상기 전류량을 공급하는 제1 전류 미러;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 디지털 블럭에서 인가된 상기 클럭 신호가 로우값인 경우에 온 되는 바이어스 조절용 트랜지스터;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 전류원의 전류량과 상기 바이어스 조절용 트랜지스터에 흐르는 전류량의 차에 해당하는 전류를 제2출력단에 공급하는 제2 전류 미러; 및상기 제2출력단의 전류를 바이어스 전류로 적용하여 상기 디지털 블럭에서 인가된 상기 클럭 신호에 따라 샘플 모드 또는 인티그레이션 모드 중 어느 하나의 동작을 수행하는 스위치드 커패시터 회로를 포함하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
2 2
제 1 항에 있어서,상기 디지털 블럭은듀티비가 50인 클럭 신호와 듀티비가 75인 클럭 신호 중 어느 하나의 클럭 신호를 선택하기 위한 스위치; 및상기 클럭 신호를 상기 바이어스 조절용 트랜지스터 및 상기 스위치드 커패시터 회로에 인가하기 위한 클럭 인가 수단을 포함하는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
3 3
서로 다른 듀티비의 클럭 신호 중 어느 하나의 클럭 신호를 생성하여 바이어스 조절용 트랜지스터 및 스위치드 커패시터 회로에 상기 생성된 클럭 신호를 인가하는 디지털 블럭;전원 전압에 연결되어 소정의 전류량을 공급하는 전류원;상기 전류원에 연결되어 제1출력단에 상기 전류량을 공급하는 제1 전류 미러;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 디지털 블럭에서 인가된 클럭 신호가 로우값인 경우에 온 되는 바이어스 조절용 트랜지스터;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 전류원의 전류량과 상기 바이어스 조절용 트랜지스터에 흐르는 전류량의 차에 해당하는 전류를 제2출력단에 공급하는 제2 전류 미러; 및상기 제2출력단의 전류를 바이어스 전류로 적용하여, 상기 디지털 블럭에서 인가된 클럭 신호가 로우값인 경우 샘플 모드 동작을 수행하고 상기 클럭 신호가 하이값인 경우 인티그레이션 모드 동작을 수행하는 스위치드 커패시터 회로를 포함하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
4 4
제 3 항에 있어서,상기 디지털 블럭은듀티비가 50인 클럭 신호와 듀티비가 75인 클럭 신호 중 어느 하나의 클럭 신호를 선택하기 위한 스위치; 및상기 클럭 신호를 상기 바이어스 조절용 트랜지스터 및 상기 스위치드 커패시터 회로에 인가하기 위한 클럭 인가 수단을 포함하는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
5 5
제 3 항에 있어서,상기 스위치드 커패시터 회로는입력단에 연결된 샘플링용 커패시터;출력단에 연결된 인티그레이션용 커패시터; 및마이너스 입력단이 상기 샘플링용 커패시터 및 상기 인티그레이션용 커패시터에 연결되고, 플러스 입력단이 그라운드에 연결되며, 출력단이 상기 인티그레이션용 커패시터에 연결되는 OP 앰프를 포함하는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
6 6
복수의 스위치드 커패시터 회로; 및상기 복수의 스위치드 커패시터 회로에 바이어스 전류를 인가하는 저전력 바이어스 회로를 포함하고,상기 저전력 바이어스 회로는전원 전압에 연결되어 소정의 전류량을 공급하는 전류원;상기 전류원에 연결되어 제1출력단에 상기 전류량을 공급하는 제1 전류 미러;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 공급되는 클럭 신호가 로우값인 경우에 온 되는 바이어스 조절용 트랜지스터; 및상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 전류원의 전류량과 상기 바이어스 조절용 트랜지스터에 흐르는 전류량의 차에 해당하는 전류를 제2출력단에 공급하는 제2 전류 미러를 포함하고,상기 복수의 스위치드 커패시터 회로는상기 클럭 신호가 로우값인 경우 샘플 모드 동작을 수행하고, 상기 클럭 신호가 하이값인 경우 인티그레이션 모드 동작을 수행하는 스위치드 커패시터 회로인 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
7 7
제 6 항에 있어서,상기 복수의 스위치드 커패시터 회로는입력단에 연결된 샘플링용 커패시터;출력단에 연결된 인티그레이션용 커패시터; 및마이너스 입력단이 상기 샘플링용 커패시터 및 상기 인티그레이션용 커패시터에 연결되고, 플러스 입력단이 그라운드에 연결되며, 출력단이 상기 인티그레이션용 커패시터에 연결되는 OP 앰프를 포함하는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
8 8
제 7 항에 있어서,상기 복수의 스위치드 커패시터 회로는각각의 스위치드 커패시터 회로의 출력단이 다른 스위치드 커패시터 회로의 샘플링용 커패시터에 연결되는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터
9 9
델타 시그마 모듈레이터를 포함하는 심박 조율 장치에 있어서,심장 박동을 아날로그 입력 신호로 변환하는 센서부;상기 아날로그 입력 신호를 디지털 신호로 변환하는 델타 시그마 모듈레이터;소정의 주기로 기준 클럭을 생성하는 스톱 워치; 및상기 디지털 신호 및 상기 기준 클럭에 따라 전기 자극을 출력하는 전기 충격부를 포함하고,상기 델타 시그마 모듈레이터는서로 다른 듀티비의 클럭 신호 중 어느 하나의 클럭 신호를 출력하는 디지털 블럭;전원 전압에 연결되어 소정의 전류량을 공급하는 전류원;상기 전류원에 연결되어 제1출력단에 상기 전류량을 공급하는 제1 전류 미러;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 클럭 신호가 로우값인 경우에 온 되는 바이어스 조절용 트랜지스터;상기 제1 전류 미러의 제1출력단과 상기 전원 전압 사이에 연결되어 상기 전류원의 전류량과 상기 바이어스 조절용 트랜지스터에 흐르는 전류량의 차에 해당하는 전류를 제2출력단에 공급하는 제2 전류 미러; 및상기 제2출력단의 전류를 바이어스 전류로 적용하여 상기 클럭 신호에 따라 샘플 모드 또는 인티그레이션 모드 중 어느 하나의 동작을 수행하는 스위치드 커패시터 회로를 포함하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터를 포함하는 심박 조율 장치
10 10
제 9 항에 있어서,상기 스위치드 커패시터 회로는상기 클럭 신호가 로우값인 경우 샘플 모드 동작을 수행하고, 상기 클럭 신호가 하이값인 경우 인티그레이션 모드 동작을 수행하는 것을 특징으로 하는 낮은 전력소모를 갖는 델타 시그마 모듈레이터를 포함하는 심박 조율 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.