| 1 |
1
캐스코드(cascode) 구조로 연결된 제1 공통 소스 트랜지스터 및 제1 공통 게이트 트랜지스터를 포함하고, 단일 입력 신호를 증폭하여 캐리어 신호를 출력하는 메인 증폭부;캐스코드 구조로 연결된 제2 공통 소스 트랜지스터와 제2 공통 게이트 트랜지스터를 포함하고, 상기 메인 증폭부의 중간 출력에 기초하여 피크 신호를 출력하는 보조 증폭부;상기 제1 공통 소스 트랜지스터의 출력 단자에 상응하는 제1 노드와 상기 제2 공통 소스 트랜지스터의 게이트 단자 사이에 연결되어 상기 중간 출력의 적어도 일부를 상기 보조 증폭부에 전달하는 커플링 커패시터; 및 상기 메인 증폭부의 출력 단자 및 상기 보조 증폭부의 출력 단자에 연결되어 상기 캐리어 신호와 상기 피크 신호를 서로 동일한 위상으로 결합시키는 출력 결합부를 포함하고,상기 메인 증폭부는 상기 메인 증폭부의 상기 출력 단자와 상기 제1 공통 소스 트랜지스터의 게이트 단자 사이에 직렬로 연결되는 저항 및 커패시터를 포함함으로써 상기 제1 공통 게이트 트랜지스터의 출력에 기초하여 상기 제1 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제1 피드백부를 더 포함하고, 상기 보조 증폭부는 상기 보조 증폭부의 상기 출력 단자와 상기 제2 공통 소스 트랜지스터의 게이트 단자 사이에 직렬로 연결되는 저항 및 커패시터를 포함함으로써 상기 제2 공통 게이트 트랜지스터의 출력에 기초하여 상기 제2 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제2 피드백부를 더 포함하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 2 |
2
제 1 항에 있어서, 상기 제1 노드의 신호가 기 설정된 동작점을 초과하는 경우, 상기 커플링 커패시터의 커플링에 의해 상기 제2 공통 소스 트랜지스터의 상기 게이트 단자에 제공되는 신호 및 상기 제2 공통 소스 트랜지스터의 상기 게이트 단자에 연결된 바이어스 전압에 기초하여 상기 제2 공통 소스 트랜지스터가 턴 온되고, 상기 보조 증폭부가 동작하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 3 |
3
제 2 항에 있어서, 상기 동작점은 상기 바이어스 전압의 크기 및 상기 커플링 커패시터의 사이즈에 의해 제어되는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 4 |
4
제 1 항에 있어서, 상기 제1 공통 소스 트랜지스터, 상기 제1 공통 게이트 트랜지스터, 상기 제2 공통 소스 트랜지스터 및 상기 제2 공통 게이트 트랜지스터는 각각 엔모스(N-channel Metal Oxide Semiconductor; NMOS) 트랜지스터 또는 씨모스(Complementary Metal Oxide Semiconductor; CMOS) 트랜지스터인 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 5 |
5
제 1 항에 있어서, 상기 메인 증폭부는 클래스 A 또는 클래스 AB에서 동작하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
제 1 항에 있어서, 캐스코드 구조로 연결된 제3 공통 소스 트랜지스터와 제3 공통 게이트 트랜지스터를 포함하고, 상기 보조 증폭부의 중간 출력에 기초하여 추가 피크 신호를 출력하는 추가 보조 증폭부; 및상기 제2 공통 소스 트랜지스터의 출력 단자에 상응하는 제2 노드와 상기 제3 공통 소스 트랜지스터의 게이트 단자 사이에 연결되어 상기 제2 공통 소스 트랜지스터의 출력의 일부를 상기 추가 보조 증폭부에 전달하는 추가 커플링 커패시터를 더 포함하는 무선 주파수용 전력 증폭기
|
| 9 |
9
단일 입력 신호를 제1 차동 신호 및 제2 차동 신호로 분배하는 입력 분배부;캐스코드(cascode) 구조로 연결된 제1 공통 소스 트랜지스터 및 제1 공통 게이트 트랜지스터를 포함하고, 상기 제1 차동 신호를 증폭하여 제1 캐리어 신호를 출력하는 제1 메인 증폭부;캐스코드 구조로 연결된 제2 공통 소스 트랜지스터 및 제2 공통 게이트 트랜지스터를 포함하고, 상기 제2 차동 신호를 증폭하여 제2 캐리어 신호를 출력하는 제2 메인 증폭부;캐스코드 구조로 연결된 제3 공통 소스 트랜지스터와 제3 공통 게이트 트랜지스터를 포함하고, 상기 제1 메인 증폭부의 중간 출력에 기초하여 제1 피크 신호를 출력하는 제1 보조 증폭부; 상기 제1 공통 소스 트랜지스터의 출력 단자에 상응하는 제1 노드와 상기 제3 공통 소스 트랜지스터의 게이트 단자 사이에 연결되어 상기 제1 메인 증폭부의 상기 중간 출력의 적어도 일부를 상기 제1 보조 증폭부에 전달하는 제1 커플링 커패시터;캐스코드 구조로 연결된 제4 공통 소스 트랜지스터와 제4 공통 게이트 트랜지스터를 포함하고, 상기 제2 메인 증폭부의 중간 출력에 기초하여 제2 피크 신호를 출력하는 제2 보조 증폭부; 상기 제2 공통 소스 트랜지스터의 출력 단자에 상응하는 제2 노드와 상기 제4 공통 소스 트랜지스터의 게이트 단자 사이에 연결되어 상기 제2 메인 증폭부의 상기 중간 출력의 적어도 일부를 상기 제2 보조 증폭부에 전달하는 제2 커플링 커패시터;상기 제1 캐리어 신호와 상기 제2 캐리어 신호를 결합시켜 결합 캐리어 신호를 생성하도록 상기 제1 메인 증폭부의 출력 단자 및 상기 제2 메인 증폭부의 출력 단자에 연결되는 제1 출력 결합부; 및 상기 제1 피크 신호와 상기 제2 피크 신호를 결합시켜 결합 피크 신호를 생성하도록 상기 제1 보조 증폭부의 출력 단자 및 상기 제2 보조 증폭부의 출력 단자에 연결되는 제2 출력 결합부를 포함하고,상기 제1 메인 증폭부는 상기 제1 공통 게이트 트랜지스터의 출력을 이용하여 상기 제1 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제1 피드백부를 더 포함하고, 상기 제2 메인 증폭부는 상기 제2 공통 게이트 트랜지스터의 출력을 이용하여 상기 제2 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제2 피드백부를 더 포함하며,상기 제1 보조 증폭부는 상기 제3 공통 게이트 트랜지스터의 출력을 이용하여 상기 제3 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제3 피드백부를 더 포함하고,상기 제2 보조 증폭부는 상기 제4 공통 게이트 트랜지스터의 출력을 이용하여 상기 제4 공통 소스 트랜지스터의 게이트 전압을 피드백하는 제4 피드백부를 더 포함하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 10 |
10
제 9 항에 있어서, 상기 제1 노드의 신호가 기 설정된 동작점을 초과하는 경우, 상기 제1 커플링 커패시터의 커플링에 의해 상기 제3 공통 소스 트랜지스터의 상기 게이트 단자에 제공되는 신호 및 상기 제3 공통 소스 트랜지스터의 상기 게이트 단자에 연결된 바이어스 전압에 기초하여 상기 제2 공통 소스 트랜지스터가 턴 온되고, 상기 제1 보조 증폭부가 동작하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 11 |
11
제 9 항에 있어서, 상기 제2 노드의 신호가 기 설정된 동작점을 초과하는 경우, 상기 제2 커플링 커패시터의 커플링에 의해 상기 제4 공통 소스 트랜지스터의 상기 게이트 단자에 제공되는 신호 및 상기 제4 공통 소스 트랜지스터의 상기 게이트 단자에 연결된 바이어스 전압에 기초하여 상기 제4 공통 소스 트랜지스터가 턴 온되고, 상기 제2 보조 증폭부가 동작하는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
| 12 |
12
삭제
|
| 13 |
13
제 9 항에 있어서, 상기 제1 출력 결합부 및 상기 제2 출력 결합부는 각각 상기 결합 캐리어 신호의 위상과 상기 결합 피크 신호의 위상을 조절하여 서로 동일한 위상으로 결합시키는 것을 특징으로 하는 무선 주파수용 전력 증폭기
|
