1 |
1
송신 신호의 부호화 방법에 있어서,채널을 식별하기 위한 복수의 채널화 코드들을 이용하여, 비트 레벨의 데이터를 전송하기 위한 전용 물리 데이터 채널(DPDCH) 및 비트 레벨의 제어 정보를 전송하기 위한 전용 물리 제어 채널(DPCCH) 각각의 주파수 대역을 소정의 확산 인자에 따라 확산함으로써, 칩 레벨의 확산 신호를 생성하는 단계;칩 길이가 상기 확산 신호의 칩 길이와 동일하고 상기 송신 신호의 송신부를 식별하기 위한 스크램블링 코드를 이용하여, 상기 확산 신호를 스크램블링 하는 단계;상기 스크램블링 된 신호를 칩 길이가 동일한 복수의 서브 스크램블링 신호들로 분할하는 단계; 및상기 복수의 서브 스크램블링 신호들을 합하여 소정의 주기를 가지며, 칩 길이가 상기 스크램블링 코드의 칩 길이보다 작은 프레임 단위의 송신 신호를 생성하는 단계를 포함하며,상기 분할하는 단계는,상기 스크램블링 된 신호를 순서에 따라 서로 중첩되지 않는 복수의 서브 스크램블링 신호들로 분할하는 단계를 포함하는 방법
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 스크램블링 코드의 칩 길이는 상기 확산 신호의 프레임당 칩 길이의 두 배이고,상기 분할하는 단계는,상기 스크램블링 된 신호를 제 1 서브 스크램블링 신호 및 제 2 서브 스크램블링 신호로 분할하는 단계를 포함하는 방법
|
4 |
4
제 3 항에 있어서,서브 스크램블링 코드 중 상기 제 1 서브 스크램블링 신호에 대응하는 제 1 서브 스크램블링 코드 및 상기 제 2 서브 스크램블링 신호에 대응하는 제 2 서브 스크램블링 코드는 상호간 근사 직교 관계를 가지는 방법
|
5 |
5
제 1 항에 있어서,상기 복수의 채널화 코드들은 상기 전용 물리 데이터 채널(DPDCH)에 대응하는 제 1 채널화 코드 및 상기 전용 물리 제어 채널(DPCCH)에 대응하는 제 2 채널화 코드를 포함하고,상기 확산 신호를 생성하는 단계는,상기 전용 물리 데이터 채널에 상기 제 1 채널화 코드를 곱하여 획득된 제 1 확산 신호 및 상기 전용 물리 제어 채널에 상기 제 2 채널화 코드를 곱하여 획득된 제 2 확산 신호를 합하여 상기 확산 신호를 생성하는 단계를 포함하는 방법
|
6 |
6
프레임 단위의 수신 신호의 복호화 방법에 있어서,소정의 주기 및 칩 길이를 가지는 프레임 단위로 칩 레벨의 수신 신호를 획득하는 단계;칩 길이가 상기 수신 신호의 프레임의 칩 길이보다 큰 스크램블링 코드를 상기 수신 신호의 프레임의 칩 길이와 동일한 칩 길이를 가지는 복수의 서브 스크램블링 코드들로 분할하는 단계;상기 복수의 서브 스크램블링 코드들을 이용하여 상기 수신 신호를 역 스크램블링 하는 단계; 및상기 수신 신호의 채널을 구별하기 위한 복수의 채널화 코드들을 이용하여 상기 복수의 서브 스크램블링 코드들 각각에 대응하는 칩 레벨의 복수의 역 스크램블링 신호들을 비트 레벨로 변환함으로써, 상기 복수의 역 스크램블링 신호들의 대역폭을 축소시키는 역 확산 단계를 포함하며,상기 분할하는 단계는,상기 스크램블링 코드를 코드 순서에 따라 서로 중첩되지 않는 복수의 서브 스크램블링 코드들로 분할하는 단계를 포함하는, 방법
|
7 |
7
삭제
|
8 |
8
제 6 항에 있어서,상기 스크램블링 코드의 칩 길이는 상기 수신 신호의 프레임의 칩 길이의 두 배이고,상기 분할하는 단계는,상기 스크램블링 코드를 제 1 서브 스크램블링 코드 및 제 2 서브 스크램블링 코드로 분할하는 단계를 포함하는 방법
|
9 |
9
제 8 항에 있어서,상기 역 스크램블링 하는 단계는,상기 수신 신호의 프레임에 대하여, 상기 제 1 서브 스크램블링 코드의 허미션(Hermitian) 코드 및 상기 제 2 서브 스크램블링 코드의 허미션 코드 각각을 곱하여, 제 1 역 스크램블링 신호 및 제 2 역 스크램블링 신호 각각을 획득하는 단계를 포함하는 방법
|
10 |
10
송신 신호의 부호화 장치에 있어서,메모리; 및프로세서를 포함하고,상기 프로세서는,채널을 식별하기 위한 복수의 채널화 코드들을 이용하여, 비트 레벨의 데이터를 전송하기 위한 전용 물리 데이터 채널(DPDCH) 및 비트 레벨의 제어 정보를 전송하기 위한 전용 물리 제어 채널(DPCCH) 각각의 주파수 대역을 소정의 확산 인자에 따라 확산함으로써, 칩 레벨의 확산 신호를 생성하고,칩 길이가 상기 확산 신호의 칩 길이와 동일하고 상기 송신 신호의 송신부를 식별하기 위한 스크램블링 코드를 이용하여, 상기 확산 신호를 스크램블링 하고,상기 스크램블링 된 신호를 칩 길이가 동일한 복수의 서브 스크램블링 신호들로 분할하며,상기 복수의 서브 스크램블링 신호들을 합하여 소정의 주기를 가지며, 칩 길이가 상기 스크램블링 코드의 칩 길이보다 작은 프레임 단위의 송신 신호를 생성하며,복수의 서브 스크램블링 코드는 상기 스크램블링 코드가 코드 순서에 따라 서로 중첩되지 않게 분할된 것을 특징으로 하는, 장치
|
11 |
11
프레임 단위의 수신 신호의 복호화 장치에 있어서,소정의 주기 및 칩 길이를 가지는 프레임 단위로 칩 레벨의 수신 신호를 획득하는 획득부; 및프로세서를 포함하고,상기 프로세서는 칩 길이가 상기 수신 신호의 프레임의 칩 길이보다 큰 스크램블링 코드를 상기 수신 신호의 프레임의 칩 길이와 동일한 칩 길이를 가지는 복수의 서브 스크램블링 코드들로 분할하고,상기 복수의 서브 스크램블링 코드들을 이용하여 상기 수신 신호를 역 스크램블링 하고,상기 수신 신호의 채널을 구별하기 위한 복수의 채널화 코드들을 이용하여 상기 복수의 서브 스크램블링 코드들 각각에 대응하는 칩 레벨의 복수의 역 스크램블링 신호들을 비트 레벨로 변환함으로써, 상기 복수의 역 스크램블링 신호들의 대역폭을 축소시키는 역 확산 하며,상기 복수의 서브 스크램블링 코드는 상기 스크램블링 코드가 코드 순서에 따라 서로 중첩되지 않게 분할된 것을 특징으로 하는, 장치
|