| 1 |
1
적어도 하나 이상의 포트들을 각각 포함하는 메모리들;상기 적어도 하나 이상의 포트들 중 제1 포트와 연결되고, 제1 메모리 컨트롤러와 연결되는 메모리 인터페이스;상기 적어도 하나 이상의 포트들에서 상기 제1 포트를 제외한 나머지 포트들 중 어느 하나와 연결되는 적어도 하나의 제2 메모리 컨트롤러; 및상기 적어도 하나 이상의 포트들과 연결되고, 상기 적어도 하나 이상의 포트들 중 상기 제1 포트를 선택하여, 상기 제1 포트와 상기 메모리 인터페이스를 연결하는 포트 선택부를 포함하고,상기 포트 선택부는 상기 메모리 인터페이스를 통하여 상기 제1 메모리 컨트롤러부터 메모리 접근 요청을 수신할 경우, 상기 적어도 하나 이상의 포트들 중 상기 제1 포트를 선택하여, 상기 제1 포트와 상기 메모리 인터페이스를 연결하는메모리 모듈
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 적어도 하나 이상의 포트들 각각은 명령어 라인, 주소 라인, 및 데이터 라인을 포함하는메모리 모듈
|
| 5 |
5
제4항에 있어서,상기 메모리들 각각은 상기 명령어 라인이 연결되는 모드 레지스터, 상기 주소 라인이 연결되는 주소 레지스터, 및 상기 데이터 라인이 연결되는 데이터 입/출력 레지스터를 포함하는메모리 모듈
|
| 6 |
6
적어도 하나 이상의 포트들을 각각 포함하는 메모리들;상기 적어도 하나 이상의 포트들 중 제1 포트와 연결되고, 제1 메모리 컨트롤러와 연결되는 메모리 인터페이스; 및상기 적어도 하나 이상의 포트들에서 상기 제1 포트를 제외한 나머지 포트들 중 어느 하나와 연결되는 적어도 하나의 제2 메모리 컨트롤러를 포함하고,상기 적어도 하나 이상의 포트들 각각은 명령어 라인, 주소 라인, 및 데이터 라인을 포함하며,상기 메모리들 각각은 상기 명령어 라인이 연결되는 모드 레지스터, 상기 주소 라인이 연결되는 주소 레지스터, 및 상기 데이터 라인이 연결되는 데이터 입/출력 레지스터를 포함하고,상기 메모리들 각각은 상기 모드 레지스터에 저장된 명령어 및 상기 주소 레지스터에 저장된 주소를 불러오고, 메모리 뱅크에서 라우팅 알고리즘에 기초하여 순차적으로 활성화시킬 적어도 하나 이상의 로우(row) 주소를 결정하는 라우터를 포함하는메모리 모듈
|
| 7 |
7
제6항에 있어서,상기 메모리 뱅크는 상기 메모리들 중 어느 하나에 해당하는 제1 메모리에 포함되고, 상기 제1 메모리가 포함하는 포트들의 개수에 기초하여 로우 버퍼 및 열 디코더를 포함하는메모리 모듈
|
| 8 |
8
제7항에 있어서,상기 메모리 뱅크는 상기 제1 메모리가 상기 제1 포트 및 제2 포트를 포함할 경우, 상기 제1 포트에 해당하는 제1 로우 버퍼 및 제1 열 디코더 및 상기 제2 포트에 해당하는 제2 로우 버퍼 및 제2 열 디코더를 포함하는메모리 모듈
|
| 9 |
9
제8항에 있어서,상기 메모리 뱅크는 상기 제1 포트에 해당하는 제1 입력 또는 상기 제2 포트에 해당하는 제2 입력을 수신할 경우에 따라 상기 제1 로우 버퍼 또는 상기 제2 로우 버퍼를 선택적으로 활성화하는 스위치를 포함하는메모리 모듈
|
| 10 |
10
제1항에 있어서,상기 적어도 하나의 제2 메모리 컨트롤러 및 상기 메모리들을 이용하여 내부 연산을 수행하기 위한 모듈 내부 연산부를 더 포함하는메모리 모듈
|
| 11 |
11
제1항에 있어서,상기 제1 메모리 컨트롤러는 외부 메모리 컨트롤러를 포함하고,상기 제2 메모리 컨트롤러는 내부 메모리 컨트롤러를 포함하는메모리 모듈
|
| 12 |
12
메모리 인터페이스에서, 제1 메모리 컨트롤러로부터 제1 메모리 접근 요청을 수신하는 단계;포트 선택부에서, 상기 제1 메모리 접근 요청에 기초하여 메모리들이 각각 포함하는 적어도 하나 이상의 포트들 중 제1 포트를 선택하는 단계; 및상기 포트 선택부에서, 상기 선택된 제1 포트와 상기 메모리 인터페이스를 연결하고, 상기 적어도 하나 이상의 포트들 중 상기 제1 포트를 제외한 나머지 포트들을 적어도 하나의 제2 메모리 컨트롤러로 연결하는 단계를 포함하는메모리 모듈의 동작 방법
|
| 13 |
13
제12 항에 있어서,메모리들에서, 상기 제1 포트를 통하여 상기 제1 메모리 접근 요청을 처리하는 단계; 및상기 메모리들에서, 상기 제1 포트를 제외한 나머지 포트들을 통하여 적어도 하나의 내부 메모리 컨트롤러로부터의 적어도 하나의 제2 내부 메모리 접근 요청을 처리하는 단계를 더 포함하는메모리 모듈의 동작 방법
|
| 14 |
14
제13 항에 있어서,상기 제1 메모리 접근 요청을 처리하는 단계는상기 메모리들에서, 상기 제1 메모리 접근 요청의 행 주소, 상기 제1 포트의 포트 번호, 상기 제1 포트의 열 주소에 기초하여 상기 제1 메모리 접근 요청을 처리하는 단계를 포함하는메모리 모듈의 동작 방법
|
| 15 |
15
제12항에 있어서,상기 제1 메모리 컨트롤러는 외부 메모리 컨트롤러를 포함하고,상기 제2 메모리 컨트롤러는 내부 메모리 컨트롤러를 포함하는메모리 모듈의 동작 방법
|
