| 1 |
1
제1 스테이지(stage)에서, 자동 검사 장비(automatic test equipment, ATE)로부터 시드(seed)를 수신하여 저장하는 버퍼; 및상기 제1 스테이지(stage)에서, 랜덤 테스트 패턴을 생성하여 스캔 체인에 전달하는 선형 피드백 시프트 레지스터를 포함하고,상기 버퍼는, 제2 스테이지(stage)에서, 상기 저장된 시드(seed)를 상기 선형 피드백 시프트 레지스터에 전달하고,상기 선형 피드백 시프트 레지스터는 상기 제2 스테이지(stage)에서, 상기 전달된 시드(seed)를 이용하여 상기 스캔 체인의 길이에 상응하는 결정형(deterministic) 테스트 패턴을 생성하여 상기 스캔 체인에 전달하고,상기 버퍼는 적어도 하나 이상의 스캔 체인에 대하여 생성된 적어도 하나 이상의 테스트 패턴과 상기 선형 피드백 시프트 레지스터의 길이 간의 조합에 기초하여 가공된 상기 시드(seed)를 수신하여 저장하는회로 자체 테스트 장치
|
| 2 |
2
제1항에 있어서,상기 제1 스테이지(stage)와 상기 제2 스테이지(stage) 간의 실행 비율, 회로의 클록(clock) 주기, 상기 자동 검사 장비(automatic test equipment, ATE)의 클록 주기, 상기 스캔 체인의 길이 중 적어도 하나 이상에 기초하여 결정된 스테이지 선택 신호를 수신하여 상기 제1 스테이지(stage) 및 상기 제2 스테이지(stage) 중 어느 하나를 선택하는 스테이지 선택부를 더 포함하는회로 자체 테스트 장치
|
| 3 |
3
제2항에 있어서,상기 스테이지 선택부는 상기 자동 검사 장비(automatic test equipment, ATE)로부터 하이 신호 및 로우 신호 중 어느 하나로서 상기 스테이지 선택 신호를 수신하고, 상기 하이 신호를 수신할 경우, 상기 제1 스테이지(stage)를 선택하고, 상기 로우 신호를 수신할 경우, 상기 제2 스테이지(stage)를 선택하는회로 자체 테스트 장치
|
| 4 |
4
제1항에 있어서,상기 제1 스테이지(stage)에서 상기 랜덤 테스트 패턴에 기초하여 회로에 대한 테스트를 수행하고, 상기 제2 스테이지(stage)에서 상기 결정형(deterministic) 테스트 패턴에 기초하여 상기 회로에 대한 테스트를 수행하는 상기 스캔 체인을 더 포함하는회로 자체 테스트 장치
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 선형 피드백 시프트 레지스터는 상기 제1 스테이지(stage)에서 상기 제2 스테이지(stage)로 전환될 경우, 상기 버퍼로부터 상기 시드(seed)를 전달 받기 이전에 초기화되는 회로 자체 테스트 장치
|
| 7 |
7
제1 스테이지(stage)에서, 자동 검사 장비(automatic test equipment, ATE)로부터 시드(seed)를 수신하여 저장하는 버퍼; 및상기 제1 스테이지(stage)에서, 랜덤 테스트 패턴을 생성하여 스캔 체인에 전달하는 선형 피드백 시프트 레지스터를 포함하고,상기 버퍼는, 제2 스테이지(stage)에서, 상기 저장된 시드(seed)를 상기 선형 피드백 시프트 레지스터에 전달하고,상기 선형 피드백 시프트 레지스터는 상기 제2 스테이지(stage)에서, 상기 전달된 시드(seed)를 이용하여 상기 스캔 체인의 길이에 상응하는 결정형(deterministic) 테스트 패턴을 생성하여 상기 스캔 체인에 전달하고,상기 선형 피드백 시프트 레지스터는 상기 스캔 체인의 앞 단에 위치하고, 상기 버퍼와 동일한 수로서 포함되는회로 자체 테스트 장치
|
| 8 |
8
제1 스테이지(stage)에서, 자동 검사 장비(automatic test equipment, ATE)로부터 시드(seed)를 수신하여 저장하는 버퍼; 및상기 제1 스테이지(stage)에서, 랜덤 테스트 패턴을 생성하여 스캔 체인에 전달하는 선형 피드백 시프트 레지스터를 포함하고,상기 버퍼는, 제2 스테이지(stage)에서, 상기 저장된 시드(seed)를 상기 선형 피드백 시프트 레지스터에 전달하고,상기 선형 피드백 시프트 레지스터는 상기 제2 스테이지(stage)에서, 상기 전달된 시드(seed)를 이용하여 상기 스캔 체인의 길이에 상응하는 결정형(deterministic) 테스트 패턴을 생성하여 상기 스캔 체인에 전달하고,상기 제1 스테이지를 통한 테스트의 폴트 커버리지와 상기 제2 스테이지를 통한 테스트의 폴트 커버리지에 대한 값과 기준 값을 비교하는 프로세서(processor)를 더 포함하는회로 자체 테스트 장치
|
| 9 |
9
제8항에 있어서,상기 제1 스테이지를 통한 테스트의 폴트 커버리지와 상기 제2 스테이지를 통한 테스트의 폴트 커버리지에 대한 값이 상기 기준 값보다 낮을 경우, 제3 스테이지(stage)에서 상기 자동 검사 장비(automatic test equipment, ATE)로부터 상기 시드(seed)를 수신하는 상기 스캔 체인을 더 포함하는회로 자체 테스트 장치
|
| 10 |
10
회로 자체 테스트 장치로 시드(seed)를 전달하는 시드 전달부; 및상기 회로 자체 테스트 장치로 스테이지 선택 신호를 전달하는 스테이지 선택 신호 전달부를 포함하고,상기 회로 자체 테스트 장치는 제1 스테이지(stage)에서, 상기 시드(seed)를 수신하여 저장하고, 제2 스테이지(stage)에서, 상기 저장된 시드(seed)를 선형 피드백 시프트 레지스터에 전달하는 버퍼; 및상기 제1 스테이지(stage)에서, 랜덤 테스트 패턴을 생성하여 스캔 체인에 전달하고, 상기 제2 스테이지(stage)에서, 상기 전달된 시드(seed)를 이용하여 상기 스캔 체인의 길이에 상응하는 결정형(deterministic) 테스트 패턴을 생성하여 상기 스캔 체인에 전달하는 선형 피드백 시프트 레지스터를 포함하고,상기 버퍼는 적어도 하나 이상의 스캔 체인에 대하여 생성된 적어도 하나 이상의 테스트 패턴과 상기 선형 피드백 시프트 레지스터의 길이 간의 조합에 기초하여 가공된 상기 시드(seed)를 수신하여 저장하는자동 검사 장비
|
| 11 |
11
버퍼가, 제1 스테이지(stage)에서, 자동 검사 장비(automatic test equipment, ATE)로부터 시드(seed)를 수신하여 저장하는 단계;선형 피드백 시프트 레지스터가, 상기 제1 스테이지(stage)에서, 랜덤 테스트 패턴을 생성하여 스캔 체인에 전달하는 단계;상기 버퍼가, 제2 스테이지(stage)에서, 상기 저장된 시드(seed)를 상기 선형 피드백 시프트 레지스터에 전달하는 단계; 및상기 선형 피드백 시프트 레지스터가, 상기 제2 스테이지(stage)에서, 상기 전달된 시드(seed)를 이용하여 상기 스캔 체인의 길이에 상응하는 결정형(deterministic) 테스트 패턴을 생성하여 상기 스캔 체인에 전달하는 단계를 포함하고,상기 시드(seed)를 수신하여 저장하는 단계는상기 버퍼가, 적어도 하나 이상의 스캔 체인에 대하여 생성된 적어도 하나 이상의 테스트 패턴과 상기 선형 피드백 시프트 레지스터의 길이 간의 조합에 기초하여 가공된 상기 시드(seed)를 수신하여 저장하는 단계를 포함하는회로 자체 테스트 방법
|
| 12 |
12
제11항에 있어서,스테이지 선택부가, 상기 제1 스테이지(stage)와 상기 제2 스테이지(stage) 간의 실행 비율, 회로의 클록(clock) 주기, 상기 자동 검사 장비(automatic test equipment, ATE)의 클록 주기, 상기 스캔 체인의 길이 중 적어도 하나 이상에 기초하여 결정된 스테이지 선택 신호를 수신하여 상기 제1 스테이지(stage) 및 상기 제2 스테이지(stage) 중 어느 하나를 선택하는 단계를 더 포함하는회로 자체 테스트 방법
|
| 13 |
13
제11항에 있어서,상기 스캔 체인이, 상기 제1 스테이지(stage)에서 상기 랜덤 테스트 패턴에 기초하여 회로에 대한 테스트를 수행하는 단계; 및상기 스캔 체인이, 상기 제2 스테이지(stage)에서 상기 결정형(deterministic) 테스트 패턴에 기초하여 상기 회로에 대한 테스트를 수행하는 단계를 더 포함하는회로 자체 테스트 방법
|
| 14 |
14
삭제
|
