| 1 |
1
기판 상에 형성된 게이트 전극;상기 게이트 전극 상에 형성된 게이트 절연층;상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막;상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층; 상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막;상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및 상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극을 포함하고,상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하되,상기 제1 및 제2 나노 와이어 구조를 포함하는 상기 제1 및 제2 산화물 박막을 형성하는 공정이 반복됨에 따라 나노와이어의 밀도가 증가되며, 상기 밀도가 증가된 나노와이어를 통해 가시광 영역에서 상기 제1 및 제2 산화물 박막의 흡수율이 변화되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 제1 산화물 박막 및 제2 산화물 박막은 동일한 산화물 물질인 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 제1 산화물 박막은 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 제2 산화물 박막은 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 5 |
5
제3항 또는 제4항 중 어느 한 항에 있어서,상기 자연 건조는 0℃ 내지 500℃ 에서 1분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 6 |
6
제3항 또는 제4항 중 어느 한 항에 있어서,상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제1항에 있어서,상기 제1 산화물 박막 또는 상기 제2 산화물 박막은 1 nm 내지 30nm 의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 10 |
10
제1항에 있어서, 상기 제1 산화물 반도체층 또는 상기 제2 산화물 반도체층은 50℃ 내지 1000℃의 열처리를 통하여 활성화 되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 11 |
11
제1항에 있어서, 상기 제1 산화물 반도체층 또는 제 2 산화물 반도체층은 10 nm 내지 100 nm의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 12 |
12
제1항에 있어서, 상기 제1 산화물 반도체층 또는 제2 산화물 반도체층은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 13 |
13
제2항에 있어서, 상기 산화물 물질은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 14 |
14
기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계;상기 제1 산화물 박막 상에 제1 산화물 반도체층을 형성하는 단계;상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계;상기 제2 산화물 박막 상에 제2 산화물 반도체층을 형성하는 단계; 및 상기 제2 산화물 반도체층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계를 포함하고,상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하고,상기 제1 및 제2 나노 와이어 구조를 포함하는 상기 제1 및 제2 산화물 박막을 형성하는 공정이 반복됨에 따라 나노와이어의 밀도가 증가되며, 상기 밀도가 증가된 나노와이어를 통해 가시광 영역에서 상기 제1 및 제2 산화물 박막의 흡수율이 변화되는 것을 특징으로 하는 것을 산화물 반도체 박막 포토 트랜지스터의 제조 방법
|
| 15 |
15
제14항에 있어서, 상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계는 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 및상기 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법
|
| 16 |
16
제14항에 있어서, 상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계는 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 및상기 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법
|
| 17 |
17
제10항에 있어서,상기 열처리는 50℃ 내지 1000℃의 범위에서 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
| 18 |
18
제 10항에 있어서,상기 열처리는 1분 내지 10시간 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터
|
