맞춤기술찾기

이전대상기술

반도체 소자의 제조 방법

  • 기술번호 : KST2020008025
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 기판의 전면 상에 에피층 및 접지 패드를 형성하는 단계, 상기 기판 및 상기 에피층의 일 영역을 식각하여 상기 접지 패드를 노출시키는 비아홀을 형성하는 단계, 및 상기 기판의 후면과 상기 접지 패드를 전기적으로 연결하는 도금층을 형성하는 단계를 포함하되, 상기 도금층을 형성하는 단계는, 상기 기판의 후면을 덮으며 상기 비아홀을 노출시키는 포토레지스트 패턴을 이용하여 상기 비아홀의 내부 바닥 및 내부 벽면에 제 1 도금층을 형성하는 단계, 및 상기 포토레지스트 패턴을 제거한 후 상기 제 1 도금층 및 상기 기판의 후면 상에 제 2 도금층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 개시한다.
Int. CL H01L 21/768 (2006.01.01) H01L 29/788 (2006.01.01)
CPC
출원번호/일자 1020190042084 (2019.04.10)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2020-0077369 (2020.06.30) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020180165707   |   2018.12.19
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.08.11)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조규준 대전광역시 유성구
2 민병규 세종특별자치시
3 강동민 대전광역시 유성구
4 윤형섭 대전광역시 유성구
5 이종민 대전시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2019.04.10 수리 (Accepted) 1-1-2019-0368240-30
2 [심사청구]심사청구서·우선심사신청서
2020.08.11 수리 (Accepted) 1-1-2020-0842057-91
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.08.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0842056-45
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판의 전면 상에 에피층 및 접지 패드를 형성하는 단계;상기 기판 및 상기 에피층의 일 영역을 식각하여 상기 접지 패드를 노출시키는 비아홀을 형성하는 단계; 및상기 기판의 후면과 상기 접지 패드를 전기적으로 연결하는 도금층을 형성하는 단계를 포함하되;상기 도금층을 형성하는 단계는;상기 기판의 후면을 덮으며 상기 비아홀을 노출시키는 포토레지스트 패턴을 이용하여 상기 비아홀의 내부 바닥 및 내부 벽면에 제 1 도금층을 형성하는 단계; 및상기 포토레지스트 패턴을 제거한 후 상기 제 1 도금층 및 상기 기판의 후면 상에 제 2 도금층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 (주)웨이브피아 ICT R&D 바우처사업 GaN 칩과 기판의 고주파 적용을 위한 Wire-Bonding-Less(WBL) 패키징 기술