| 1 |
1
실리콘 기판상의 선택되어 함몰된 부분상에 형성된 채널 도우핑 영역과, 상기 채널 도우핑 영역의 윗면에 형성된 게이트 산화막과, 상기 채널 도우핑 영역을 중심으로 실리콘 기판상에 대칭적으로 형성된 소스/드레인과, 상기 채널 도우핑 영역과 근접하는 소스/드레인의 종단부분에 형성되며, 채널 도우핑 영역과 근접하는 부분의 상면이 새부리 형상으로 형성되는 라이틀리 도프트 드레인(LDD)과, 상기 게이트 산화막 상부에 형성된 부유 게이트와, 상기 부유 게이트 내부에 형성된 홈의 표면에 형성된 산화막과, 상기 산화막 내부를 채워 형성된 조절 게이트와, 상기 부유 게이트의 측면과 상기 라이틀리 도프트 드레인(LDD)의 윗면에 형성되는 절연물질로 된 스페이서와, 상기 조절 게이트와 산화막과 부유 게이트와 스페이서의 상면에 증착되는 절연 산화막으로 구성됨을 특징으로 하는 자기정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 구조
|
| 2 |
2
실리콘 기판상에 버퍼 산화막을 형성하고, 질화막을 증착한 후, 마스크 작업을 통하여 채널과 게이트가 형성될 부분을 개방하고 산화막을 성장하여 채널이 될 부분의 실리콘 표면을 함몰시키는 단계와, 성장된 산화막을 건식 및 습식 식각을 조합하여 제거한 후 얇은 희생 산화막을 성장하는 단계와, 희생 산화막을 식각하고 게이트 산화막을 성장한 후, 부유 게이트를 형성하기 위한 비정질 또는 폴리실리콘을 형성하고 얇은 열 산화막을 성장하는 단계와, 화학적 기계적 연마 또는 건식 식각을 수행하여 질화막 상에 형성된 비정질 또는 폴리 실리콘을 제거하여 질화막이 마스크에 의해 열려 있는 곳에만 비정질 또는 폴리실리콘 채워지도록 하는 단계와, 조절 게이트와 부유 게이트 사이의 절연 물질을 건식 또는 습식식각으로 제거한 후 산화 공정을 실시한 다음에 성장된 산화막을 식각하는 단계와, 상기 질화막을 제거하고 라이틀리 도프트 드레인(LDD) 소스/드레인을 형성하기 위하여 이온주입을 수행하는 단계와, 산화막 스페이서를 형성하고 높은 농도의 소스/드레인을 위하여 이온주입을 수행하고 어닐링을 수행한 후, 절연 산화막을 증착하고 콘택 영역을 형성한 다음 제 1 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 3 |
3
제 2 항에 있어서, 상기 함몰을 위해 성장하는 산화막의 두께는 20 내지 100 ㎚인 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 4 |
4
제 2 항에 있어서, 상기 질화막은 가장자리 모양을 약간 기울어지게 형성하여 선택적으로 문턱전압을 조절하기 위한 이온주입 수행시 그림자 효과를 줄이는 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 5 |
5
제 2 항에 있어서, 부유 게이트를 형성한 비정질 실리콘이나 폴리실리콘의 두께는 5 내지 50 ㎚인 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 6 |
6
제 2 항에 있어서, 상기 부유 게이트 및 조절 게이트 사이에는 유전 상수가 큰 절연 물질을 사용하는 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 7 |
7
제 2 항에 있어서, 상기 조절 게이트 및 부유 게이트 사이의 절연 물질 식각시 상기 절연 물질이 실리콘 산화막인 경우에는 조절 게이트 및 부유 게이트 사이의 절연막을 표면 보다 더 깊이 식각하는 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 8 |
8
제 2 항에 있어서, 상기 라이틀리 도프트에 해당하는 이온주입은 새부리 모양의 산화막을 통해 수행하는 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 9 |
9
제 2 항에 있어서, 상기 스페이서 산화막을 형성 시에 부유 게이트가 절연막 속에 묻혀 있어 살리사이드 공정시 조절 게이트와의 단락을 일으키지 않도록 하는 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
| 10 |
10
실리콘 기판상의 선택되어 함몰된 부분상에 형성된 채널 도우핑 영역과, 상기 채널 도우핑 영역의 윗면에 형성된 게이트 산화막과, 상기 채널 도우핑 영역을 중심으로 실리콘 기판상에 대칭적으로 형성된 소스/드레인과, 상기 채널 도우핑 영역과 근접하는 소스/드레인의 종단부분에 형성되며, 채널 도우핑 영역과 근접하는 부분의 상면이 새부리 형상으로 형성되는 라이틀리 도프트 드레인(LDD)과, 상기 게이트 산화막 상부에 폴리실리콘으로 형성된 조절게이트와, 상기 조절게이트의 측면에 형성된 산화막 스페이서와, 상기 산화막 스페이서와 상기 조절게이트의 상면에 증착되는 절연 산화막으로 구성됨을 특징으로 하는 자기정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 구조
|
| 11 |
11
실리콘 기판상에 버퍼 산화막을 형성하고, 질화막을 증착한 후, 마스크 작업을 통하여 채널과 게이트가 형성될 부분을 개방하고 산화막을 성장하여 채널이 될 부분의 실리콘 표면을 함몰시키는 단계와, 상기 성장된 산화막을 건식 및 습식 식각을 조합하여 제거한 후 얇은 희생 산화막을 성장하는 단계와, 상기 희생 산화막을 식각하고 게이트 산화막 또는 터널 산화막을 성장한 후, 조절 게이트를 형성하기 위해 비정질 또는 폴리실리콘 증착하는 단계와, 화학적 기계적 연마 또는 건식 식각을 수행하여 질화막 상에 형성된 비정질 또는 폴리 실리콘을 제거하고, 질화막이 마스크에 의해 열려 있는 곳에만 비정질 또는 폴리실리콘이 채워지도록 하는 단계와, 상기 질화막을 제거하고 라이틀리 도프트 드레인(LDD) 소스/드레인을 형성하기 위한 이온주입을 수행하는 단계와, 산화막 스페이서를 형성하고 높은 농도의 소스/드레인을 위한 이온주입을 수행하고 어닐링을 수행 후, 절연 산화막을 증착하고 콘택 영역을 형성한 다음 제 1 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 자기 정렬형 함몰 채널 구조를 기반으로 하는 고집적 저전압 이이피롬 셀의 제조 방법
|
