| 1 |
1
스위치 회로를 포함하는 전자 회로에 있어서,상기 스위치 회로는,서로 직렬로 연결된, 제1포트에 연결된 제1스위치 및 제2포트에 연결된 제2스위치; 상기 제1스위치 및 상기 제2스위치가 사이의 노드에 연결된 제1병렬 스위치; 및상기 제1병렬 스위치의 기생 커패시턴스(parasitic capacitance) 성분을 상쇄하도록 상기 노드에 연결된 제1션트 인덕터를 포함하는 전자 회로
|
| 2 |
2
제1항에 있어서,상기 스위치 회로의 스위치 온 상태에서, 상기 제1스위치 및 상기 제2스위치는 켜지고, 상기 제1병렬 스위치는 꺼지도록 설정되고,상기 스위치 회로의 스위치 오프 상태되면, 상기 제1스위치 및 상기 제2스위치는 꺼지고, 상기 제1병렬 스위치는 켜지도록 설정된 전자 회로
|
| 3 |
3
제1항에 있어서,상기 제1스위치 및 상기 제2스위치는 nmos 트랜지스터를 포함하고, 상기 제1병렬 스위치는 pmos 트랜지스터를 포함하는 전자 회로
|
| 4 |
4
제1항에 있어서,상기 제1스위치 및 상기 제2스위치 각각은 디커플링 커패시터를 포함하고, 상기 디커플링 커패시터의 커패시턴스 값과 상기 제1션트 인덕터의 인덕턴스 값을 조절하여 RF 신호를 매칭하도록 설정된 전자 회로
|
| 5 |
5
제1항에 있어서, 제2스위치 회로를 더 포함하고, 상기 제2스위치 회로는, 서로 직렬로 연결된, 제3포트에 연결된 제3스위치 및 제4포트에 연결된 제4스위치; 상기 제3스위치 및 상기 제4스위치 사이의 노드에 연결된 제2병렬 스위치; 및상기 제2병렬 스위치의 기생 캐패시턴스(parasitic capacitance) 성분을 상쇄하도록 상기 노드에 연결된 제2션트 인덕터를 포함하고,상기 제2병렬 스위치는 상기 제1병렬 스위치와 직렬로 연결되고, 상기 제2션트 인턱터는 상기 제1션트 인덕터와 직렬로 연결되는 전자 회로
|
| 6 |
6
제5항에 있어서,상기 제1션트 인덕트 및 상기 제2션트 인덕터는 하나의 인덕터로 구현되는 전자 회로
|
| 7 |
7
제5항에 있어서,상기 스위치 온 상태에서, 상기 제3스위치 및 상기 제4스위치는 켜지고, 상기 제2병렬 스위치는 꺼지도록 설정되고,상기 스위치 오프 상태되면, 상기 제3스위치 및 상기 제4스위치는 꺼지고, 상기 제2병렬 스위치는 켜지도록 설정된 전자 회로
|
| 8 |
8
제1항에 있어서, 제3스위치 회로를 더 포함하고, 상기 제3스위치 회로는, 서로 직렬로 연결된, 제3포트에 연결된 제3스위치 및 제4포트에 연결된 제4스위치를 포함하고,상기 제3스위치 회로는, 상기 제3스위치 및 상기 제4스위치 사이의 노드를 통해 상기 제1병렬 스위치에 연결되고, 상기 노드를 통해 상기 제1션트 인덕터에 연결되는 전자 회로
|
| 9 |
9
제8항에 있어서,상기 스위치 온 상태에서, 상기 제3스위치 및 상기 제4스위치는 켜지고, 상기 제1병렬 스위치는 꺼지도록 설정되고,상기 스위치 오프 상태되면, 상기 제3스위치 및 상기 제4스위치는 꺼지고, 상기 제1병렬 스위치는 꺼지도록 설정된 전자 회로
|
| 10 |
10
전력 증폭기에 있어서,제1증폭부; 및스위치 회로를 포함하는 제2증폭부를 포함하고, 상기 제2증폭부는, 상기 스위치 회로를 통해, 상기 전력 증폭기의 제1파워 모드에서 상기 제1증폭부로부터 출력된 신호가 증폭되도록 설정되고, 상기 스위치 회로를 통해, 상기 전력 증폭기의 제2파워 모드에서 상기 제1증폭부로부터 출력된 신호가 바이패스(bypass)되도록 설정되고,상기 스위치 회로는,서로 직렬로 연결된, 상기 제2증폭부의 제1입력단에 연결된 제1스위치 및 상기 제2증폭부의 제1출력단에 연결된 제2스위치,상기 제1스위치 및 상기 제2스위치가 사이의 노드에 연결된 제1병렬 스위치, 및상기 제1병렬 스위치의 기생 커패시턴스(parasitic capacitance) 성분을 상쇄하도록 상기 노드에 연결된 제1션트 인덕터를 포함하는 전력 증폭기
|
| 11 |
11
제10항에 있어서,상기 제1파워 모드에서, 상기 제1스위치 및 상기 제2스위치는 켜지고, 상기 제1병렬 스위치는 꺼지도록 설정되고,상기 제2파워 모드에서, 상기 제1스위치 및 상기 제2스위치는 꺼지고, 상기 제1병렬 스위치는 켜지도록 설정된 전력 증폭기
|
| 12 |
12
제10항에 있어서,상기 제1파워 모드는 로우 파워 모드이고, 상기 제2파워 모드는 하이 파워 모드인 전력 증폭기
|
| 13 |
13
제10항에 있어서, 상기 스위치 회로는,상기 제1스위치 및 상기 제2스위치 양단에 걸리는 션트 저항을 더 포함하는 전력 증폭기
|
| 14 |
14
제10항에 있어서, 상기 스위치 회로는,서로 직렬로 연결된, 상기 제2증폭부의 제2입력단에 연결된 제3스위치 및 상기 제2증폭부의 제2출력단에 연결된 제4스위치,상기 제3스위치 및 상기 제4스위치 사이의 노드에 연결된 제2병렬 스위치, 및상기 제2병렬 스위치의 기생 캐패시턴스(parasitic capacitance) 성분을 상쇄하도록 상기 노드에 연결된 제2션트 인덕터를 더 포함하고,상기 제2병렬 스위치는 상기 제1병렬 스위치와 직렬로 연결되고, 상기 제2션트 인턱터는 상기 제1션트 인덕터와 직렬로 연결되는 전력 증폭기
|
| 15 |
15
제14항에 있어서,상기 제1파워 모드에서, 상기 제3스위치 및 상기 제4스위치는 켜지고, 상기 제2병렬 스위치는 꺼지도록 설정되고,상기 제2파워 모드에서, 상기 제3스위치 및 상기 제4스위치는 꺼지고, 상기 제2병렬 스위치는 켜지도록 설정된 전력 증폭기
|
| 16 |
16
제10항에 있어서, 상기 스위치 회로는,서로 직렬로 연결된, 상기 제2증폭부의 제2입력단에 연결된 제3스위치 및 상기 제2증폭부의 제2출력단에 연결된 제4스위치를 더 포함하고,상기 제3스위치 및 상기 제4스위치는, 상기 제3스위치 및 상기 제4스위치 사이의 노드를 통해 상기 제1병렬 스위치에 연결되고, 상기 노드를 통해 상기 제1션트 인덕터에 연결되는 전력 증폭기
|
| 17 |
17
제16항에 있어서, 상기 스위치 회로는,상기 제1스위치 및 상기 제2스위치 양단에 걸리는 제1션트 저항; 및상기 제3스위치 및 상기 제4스위치 양단에 걸리는 제2션트 저항을 더 포함하는 전력 증폭기
|
| 18 |
18
제10항에 있어서,상기 제1스위치 및 상기 제2스위치 각각은 디커플링 커패시터를 포함하고, 상기 디커플링 커패시터의 커패시턴스 값과 상기 제1션트 인덕터의 인덕턴스 값을 조절하여 RF 신호를 매칭하도록 설정된 전력 증폭기
|
| 19 |
19
제10항에 있어서,상기 스위치 회로는, 상기 제2증폭부의 피드백 경로(feedback path)에 위치하는 전력 증폭기
|
| 20 |
20
제10항에 있어서,상기 제1파워 모드에서, 상기 제2증폭부의 드레인 전압이 하이 상태로 유지되도록 설정된 전력 증폭기
|
